GOA电路制造技术

一种GOA电路，所述GOA电路包括多个级联的GOA单元：上拉控制模块，级联模块，下拉维持模块，下拉控制模块以及信号输出模块，对所述下拉维持模块内的反相器模块的结构进行了改进，有益效果：在保持传统技术方案的功能基础上，优化了所述下拉维持模块中的反相器模块，可以有效减小所述反相器模块长期工作后对各个晶体管的伏安特性差异，进而提高所述反相器模块的工作时长。

【技术实现步骤摘要】
GOA电路
本专利技术涉及显示领域，特别是涉及一种GOA电路。
技术介绍
GOA(GateDriveronArray，栅极行扫描驱动)技术有利于实现显示屏gatedriver(栅极驱动)侧窄边框的设计，并降低成本。参阅图1和图2，现有的GOA电路中，反相器模块一般包括四个晶体管，晶体管T51、晶体管T52、晶体管T53和晶体管T54，这四个晶体管三端电压的偏压应力状态是不同的(晶体管T51的栅极与漏极同时电性连接第N级时钟信号，晶体管T51的漏极电位相对于栅极和源极稍低一个阈值电压，属于弱正向偏压应力状态；晶体管T53的栅极电位与晶体管T51的源极电位一致，晶体管T53的漏极电位为第N级时钟信号的电位，晶体管T53的源极电位又较晶体管T53的栅极电位低一个阈值电压，属于弱负向偏压应力状态；晶体管T52与晶体管T54的栅极、源极长期处于低电位，它们的漏极跟随第N级时钟信号交替处于低电位与高电位，属于强负向偏压应力状态)；若长期工作后，因偏压应力状态不同会导致不同的晶体管间的伏安特性差异变大，从而导致反相器模块无法正常工作。因此，现本文档来自技高网...

【技术保护点】
1.一种GOA电路，其特征在于，所述GOA电路包括多个级联的GOA单元：/n上拉控制模块，用于根据第N-1级级传信号，以控制所述上拉控制模块输出的第一驱动信号接入恒压高电位信号；/n级联模块，与所述上拉控制模块、第N级第一时钟信号、下拉维持模块以及信号输出模块电性连接，所述级联模块用于根据所述上拉控制模块输出的所述第一驱动信号控制第N级第一时钟信号输出第N级栅极驱动信号；/n所述下拉维持模块，与所述上拉控制模块、所述级联模块、所述信号输出模块、下拉控制模块、所述第N级第一时钟信号、第N级第二时钟信号、所述恒压高电位信号、第一恒压低电位信号以及第二恒压低电位信号电性连接；所述下拉维持模块用于根据...

【技术特征摘要】
1.一种GOA电路，其特征在于，所述GOA电路包括多个级联的GOA单元：
上拉控制模块，用于根据第N-1级级传信号，以控制所述上拉控制模块输出的第一驱动信号接入恒压高电位信号；
级联模块，与所述上拉控制模块、第N级第一时钟信号、下拉维持模块以及信号输出模块电性连接，所述级联模块用于根据所述上拉控制模块输出的所述第一驱动信号控制第N级第一时钟信号输出第N级栅极驱动信号；
所述下拉维持模块，与所述上拉控制模块、所述级联模块、所述信号输出模块、下拉控制模块、所述第N级第一时钟信号、第N级第二时钟信号、所述恒压高电位信号、第一恒压低电位信号以及第二恒压低电位信号电性连接；所述下拉维持模块用于根据所述第N级第一时钟信号、所述第N级第二时钟信号以及所述上拉控制模块输出的所述第一驱动信号控制所述下拉维持模块输出第二驱动信号；
所述下拉控制模块，与所述上拉控制模块、所述级联模块、所述第一恒压低电位信号、所述第N级第一时钟信号、第N+1级级传信号、所述第二恒压低电位信号以及信号输出模块电性连接，所述下拉控制模块用于根据所述第N+1级级传信号，将所述上拉控制模块输出的所述第一驱动信号拉低至第一恒压低电位信号，将所述第N级栅极驱动信号拉低至第二恒压低电位信号；以及
所述信号输出模块，与所述第N级第一时钟信号、所述上拉控制模块、所述级联模块以及所述第二恒压低电位信号电性连接，所述信号输出模块用于根据所述上拉控制模块输出的所述第一驱动信号，控制所述第N级第一时钟信号输出所述第N级栅极驱动信号。


2.根据权利要求1所述的GOA电路，其特征在于，所述下拉维持模块包括：反相器模块和节点电压下拉维持模块；所述反相器模块包括：第一晶体管T51，第二晶体管T54和第三晶体管T55，所述第一晶体管T51的控制端电性连接所述第N级第一时钟信号，所述第一晶体管T51的第一端电性连接恒压高电位信号，所述第一晶体管T51的第二端电性连接KN点；所述第二晶体管T54的控制端电性连接QN点，所述第二晶体管T54的第一端电性连接所述KN点，所述第二晶体管T54的第二端电性连接所述第一恒压低电位信号；所述第三晶体管T55的控制端电性连接所述第N级第二时钟信号，所述第三晶体管T55的第一端电性连接所述KN点，所述第三晶体管T55的第二端电性连接所述第一恒压低电位信号；所述节点电压下拉维持模块包括：第四晶体管T32、第五晶体管T72和第六晶体管T42，所述第四晶体管T32、所述第五晶体管T72与所述第六晶体管T42的控制端均电性连接所述KN点，所述第四晶体管T32的第一端电性连接所述第N级栅极驱动信号，所述第四晶体管T32的第二端电性连接所述第二恒压低电位信号，所述第五晶体管T72的第一端电性连接所述第N级级传信号，所述第六晶体管T42的第一端电性连接所述QN点，所述第五晶体管T72的第二端与所述第六晶体管T42的第二端均电性连接所述第一恒压低电位信号。


3.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块设置有第七晶体管T11和自举电容Cb，所述第七晶体管T11的控制端电性连接所述第N-1级级传信号，所述第七晶体管T11的第一端电性连接所述恒压高电位信号，所述第七晶体管T11的第二端电性连接所述QN点；所述自举电容Cb的第一端电性连接所述QN点，所述自举电容Cb的第二端电性连接所述第N级栅极驱动信号。


4.根据权利要求1所述的GOA电路，其特征在于，所述级联模块包括第八晶体管T22，所述第八晶体管T22的控制端电性连接所述QN点，所述第八晶体管T22的第一端电性连接所述第N级第一时钟信号，所述第八晶体管T22的第二端电性连接所述第N级级传信号。


5.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括：第九晶体管T31和第十晶体管T41，所述第九晶体管T31与所述第十晶体管T41的控制端均电性连接所述第N+1级级传信号，所述第九晶体管T31的第一端电性连接所述第N级栅极驱动信号，所述第九晶体管T31的第二端电性连接所述第二恒压低电位信号，所述第十晶体管T41的第一端电性连接所述QN点，所述第十晶体管T41的第二端电性连接所述第一恒压低电位信号。


6.根据权利要求1所述的GOA电路，其特征在于，所述信号输出模块设置有第十一晶体管T21，所述第十一晶体管T21的控制端电性连接所述QN点，所述第十一晶体管T21的第一端电性...

【专利技术属性】
技术研发人员：胡晓斌，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44