【技术实现步骤摘要】
一种检测MCU芯片抗EFT干扰能力的电路及方法
本专利技术属于微电子
，更进一步涉及芯片测试
中的一种检测MCU芯片抗EFT干扰能力的电路及方法。本专利技术可用于对MCU芯片的抗EFT干扰能力进行检测。
技术介绍
电快速瞬变脉冲群EFT(ElectricalFastTransient)是一种电磁骚扰源。闪电、接地故障或切换电感性负载等都会对电子系统产生电快速瞬变脉冲群骚扰。它的特点是骚扰信号不是单个脉冲，而是一连串的脉冲。对于电路中的输出电容来说，在未完成放电时又开始充电，因此容易达到较高的电压，这样对电路的正常工作影响甚大。伴随着下一代工艺技术的使用，特征尺寸进一步缩小，电流密度将更大，电压的容忍度也将越低，这些因素都使得集成电路的稳定性问题变得更加严重，因此通过抗扰检测获得具有稳定抗EFT干扰能力的MCU芯片至关重要。翟小社在其发表的论文“电快速瞬变脉冲群发生器的特征根建模方法研究”(无线电电子学高压电器2020年第56卷第2期：0021-0026)中提出了一种检测电子单元抗EFT干扰性能的方法。该方...
【技术保护点】
1.一种检测MCU芯片抗EFT干扰能力的电路，包括四个直流电压源、七个电容、一个负载电阻；其特征在于，还包括EFT干扰信号源；所述EFT干扰信号源的阴极与第一直流电压源V1的正极串联，EFT干扰信号源的阳极分别与第一模拟电源端Pin1、第二模拟电源端Pin2相连，第一直流电压源V1的负极接地；所述第一电容C1与第二电容C2并联后跨接在EFT干扰信号源的阳极与第一电压源V1的负极之间；所述第三电容C3跨接在降压器飞电容端CAP1N与CAP1P之间；所述第四电容C4跨接在降压器飞电容端CAP2N与CAP2P之间；所述负载电阻R1的一端与LDO输出端OUT相连，负载电阻R1的另一...
【技术特征摘要】
1.一种检测MCU芯片抗EFT干扰能力的电路，包括四个直流电压源、七个电容、一个负载电阻；其特征在于，还包括EFT干扰信号源；所述EFT干扰信号源的阴极与第一直流电压源V1的正极串联，EFT干扰信号源的阳极分别与第一模拟电源端Pin1、第二模拟电源端Pin2相连，第一直流电压源V1的负极接地；所述第一电容C1与第二电容C2并联后跨接在EFT干扰信号源的阳极与第一电压源V1的负极之间；所述第三电容C3跨接在降压器飞电容端CAP1N与CAP1P之间；所述第四电容C4跨接在降压器飞电容端CAP2N与CAP2P之间；所述负载电阻R1的一端与LDO输出端OUT相连，负载电阻R1的另一端接地；所述第二电压源V2与第五电容C5并联，第二电压源V2的正极与第三模拟电源端Pin3相连，第二电压源V2的负极接地；所述第三电压源V3与第六电容C6并联，第三电压源V3的正极与第一数字电源端Pin4相连，第三电压源V3的负极接地；所述第四电压源V4与第七电容C7并联，第四电压源V4的正极与第二数字电源端Pin5相连，第四电压源V4的负极接地；所述模拟接地端GND1与数字接地端GND2、GND3分别接地。
2.根据权利要求1所述的一种检测MCU芯片抗EFT干扰能力的电路，其特征在于，所述EFT干扰信号源的幅值取值范围为[1,4]，其单位为千伏，瞬态扫描时间为1us。
3.根据权利要求1所述的一种检测MCU芯片抗EFT干扰能力的电路，其特征在于，所述第一至第四直流电压源V1、V2、V3、V4的取值范围均为[1.74,3.6]，其单位为伏。
4.根据权利要求1所述的一种检测MCU芯片抗EFT干扰能力的电路，其特征在于，所述电容C1、C2、C5、C6、C7的取值范围均为[0.1,0.5]，其单位为uF；所述电容C3、C4的取值均为0.1，其单位为uF。
5.根据权利要求1所述的一种检测MCU芯片抗EFT干扰能力的电路，其特征在于，所述负载电阻R1的取值范围为[10,50]，其单位为Ω。
6.根据权利要求1所述电路的一种检测MCU芯片抗EFT干扰能力的方法，其特征在于，通过设置EFT干扰信号源参数，将第一直流电压源V1产生的1.74～3.6伏的线性直流电压信号经EFT干扰信号源，驱动EFT干扰信号源产生随时间和幅值共同变化的电快速瞬变脉冲群干扰信号；该方法的步骤包括如下：
(1)接入待检测的MCU芯片：
将待检测MCU芯片的引脚...
【专利技术属性】
技术研发人员：刘红侠，郭丹，李战东，谢海武，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。