一种消除失调电压影响的带隙基准电路制造技术

本实用新型专利技术属于模拟集成电路设计领域，具体公开了一种消除失调电压影响的带隙基准电路，包括具有PMOS和NMOS输入差动对的折叠式共源共栅运放、选择器、偏置电路和双极带隙输出电路；其中，选择器由两相不交叠时钟控制，使得共源共栅运放能够在失调存储和差动放大两种工作模式之间来回切换。失调存储模式下，断开共源共栅运放与带隙输出电路之间的连接，并通过反馈将失调电压存储在NMOS差动对上；差动放大模式下，恢复共源共栅运放与带隙输出电路之间的连接，由于PMOS差动对上的失调与存储在NMOS差动对上的失调相减抵消，因此共源共栅运放仅对来自带隙输出电路的信号进行差动放大，基准不受失调电压的影响。

【技术实现步骤摘要】
一种消除失调电压影响的带隙基准电路
本技术属于模拟集成电路设计领域，更具体地，涉及一种消除失调电压影响的带隙基准电路。
技术介绍
带隙基准是一种输出电压不随温度和供电电压变化的电路，广泛应用于模拟集成电路和混合信号集成电路，如模数转换器、数模转换器、温度传感器、锁相环、存储器等。带隙基准作为提供参考电压的模块，其电压精度往往决定了整个电路的精度。随着人们对电路精度的不断追求，高精度带隙基准设计成为集成电路设计人员越来越关注的课题。带隙基准的工作原理是将正温度系数和负温度系数的两个电压进行权重相加，得到零温度系数的输出电压。正温度系数电压通常选择热电势VT，负温度系数电压选择三极管的基极-发射极电压VBE。由于二者不是与温度呈理想的线性关系，带隙基准的温度曲线具有有限的曲率。二阶温度补偿技术和电阻温度补偿技术能够有效地校准曲率，提高带隙基准的精度。电流镜失配也会影响带隙基准的精度，可以通过使用长沟道晶体管和共源共栅电流镜加以解决。此外，运放的输入失调电压VOS也会在带隙基准VREF中引入误差，具体如式(1)所示：>VREF＝VBE+本文档来自技高网...

【技术保护点】
1.一种消除失调电压影响的带隙基准电路，其特征在于，包括折叠式共源共栅运放（1）、第一选择器（21）、第二选择器（22）、第三选择器（23）、第四选择器（24）、偏置电路（3）和双极带隙输出电路（4），其中，所述第一选择器（21）、第二选择器（22）、第三选择器（23）和第四选择器（24）的结构相同；/n所述折叠式共源共栅运放（1）具有PMOS和NMOS输入差动对，所述PMOS输入差动对用于放大来自所述双极带隙输出电路（4）的两路信号vp和vn，所述NMOS输入差动对用于存储所述折叠式共源共栅运放（1）的失调电压；/n所述第一选择器（21）、第二选择器（22）、第三选择器（23）和第四选择器（...

【技术特征摘要】
1.一种消除失调电压影响的带隙基准电路，其特征在于，包括折叠式共源共栅运放（1）、第一选择器（21）、第二选择器（22）、第三选择器（23）、第四选择器（24）、偏置电路（3）和双极带隙输出电路（4），其中，所述第一选择器（21）、第二选择器（22）、第三选择器（23）和第四选择器（24）的结构相同；
所述折叠式共源共栅运放（1）具有PMOS和NMOS输入差动对，所述PMOS输入差动对用于放大来自所述双极带隙输出电路（4）的两路信号vp和vn，所述NMOS输入差动对用于存储所述折叠式共源共栅运放（1）的失调电压；
所述第一选择器（21）、第二选择器（22）、第三选择器（23）和第四选择器（24）均由两相不交叠时钟cp和cpn控制，能够周期性切换所述折叠式共源共栅运放（1）的连接方式，半个周期内与所述偏置电路（3）相连，另半个周期内与所述双极带隙输出电路（4）相连；
偏置电路（3），用于提供偏置电压vb3和vb4，当所述偏置电压vb3和vb4被送至所述折叠式共源共栅运放（1）时，所述折叠式共源共栅运放（1）进入失调存储模式，两个输入差动对上的失调电压相减抵消，为差动放大模式做好准备；
双极带隙输出电路（4），用于提供两路信号vp和vn，当所述两路信号vp和vn被送至所述折叠式共源共栅运放（1）时，所述折叠式共源共栅运放（1）进入差动放大模式，vp和vn相等，从而输出不受失调电压影响的基准vref。


2.根据权利要求1所述的一种消除失调电压影响的带隙基准电路，其特征在于，所述折叠式共源共栅运放（1）包括：PMOS管MP1、MP2、MP3、MP4、MP5、MP6，NMOS管MN1、MN2、MN3、MN4，电流源I1、I2、I3、I4和电容C1、C2；其中，电流源I1的正极接电源VDD，负极接PMOS管MP1、MP2的源极，PMOS管MP1、MP2构成PMOS输入差分对；PMOS管MP1的栅极接inp，漏极接NMOS管MN3的源极和电流源I3的正极；PMOS管MP2的栅极接inn，漏极接NMOS管MN4的源极和电流源I4的正极；电流源I2的负极接地GND，正极接NMOS管MN1、MN2的源极，NMOS管MN1、MN2构成NMOS输入差分对；NMOS管MN1的栅极接电容C1的上极板并接到in1，漏极接PMOS管MP3的漏极和MP5的源极；NMOS管MN2的栅极接电容C2的上极板并接到in2，漏极接PMOS管MP4的漏极和MP6的源极；电容C1、C2的下极板和电流源I3、I4的负极接地GND；NMOS管MN3、MN4共栅并接到vb1，PMOS管MP5、MP6共栅并接到vb0，PMOS管MP3、MP4共栅并接到MP5的漏极和MN3的漏极；PMOS管MP3、MP4的源级接到电源VDD，PMOS管MP6的漏极和NMOS管MN4的漏极相接并接到out...

【专利技术属性】
技术研发人员：钱栋良，
申请(专利权)人：无锡中科微电子工业技术研究院有限责任公司，
类型：新型
国别省市：江苏;32