一种适用于高速DAC的电流开关驱动器制造技术

本发明专利技术公开一种适用于高速DAC的电流开关驱动器，由同步锁存电路、限幅低交叉电路和电流开关电路组成；同步锁存电路的同步锁存电路输入采样时钟信号CLK和输入信号VIN；同步锁存电路的同步锁存信号D

【技术实现步骤摘要】
一种适用于高速DAC的电流开关驱动器
本专利技术涉及集成电路设计
，具体涉及一种适用于高速DAC的电流开关驱动器。
技术介绍
随着数字信号处理技术的高速发展，电子系统对D/A转换器的速度与精度均提出更高要求。高速高精度D/A转换器是军事电子系统中至关重要的器件，其性能已成为军事通信、雷达、电子对抗等武器系统的瓶颈，其性能指标直接决定了无线发射系统的频带宽度和信号质量。电流舵DAC是高速DAC的理想结构，而其中的电流开关驱动器是影响高速DAC动态性能的重要因素，电流开关驱动器对高速DAC动态性能的影响因素主要有几个方面：第一个是电流开关驱动信号的不同步，电流舵DAC在信号的传输过程中，由于传输线的长短不一致，以及在电路中存在的寄生电容导致信号延迟，使数字控制信号到达电流源开关管的时间不一致，就会导致输出信号出现毛刺，影响DAC的动态性能。第二个是电流开关驱动信号的时钟馈通，驱动信号进行高速的高低电平切换时，驱动信号与电流开关输出进行电容耦合，使输出电流源的输出电压产生浮动。对于不包含校正电路的DAC来说，会在输出负载电阻上的压降瞬间本文档来自技高网...

【技术保护点】
1.一种适用于高速DAC的电流开关驱动器，其特征是，由同步锁存电路、限幅低交叉电路和电流开关电路组成；/n同步锁存电路的同步锁存电路的采样时钟信号CLK的输入端输入采样时钟信号CLK；同步锁存电路的输入信号VIN的输入端输入输入信号VIN；/n同步锁存电路的同步锁存信号D

【技术特征摘要】
1.一种适用于高速DAC的电流开关驱动器，其特征是，由同步锁存电路、限幅低交叉电路和电流开关电路组成；
同步锁存电路的同步锁存电路的采样时钟信号CLK的输入端输入采样时钟信号CLK；同步锁存电路的输入信号VIN的输入端输入输入信号VIN；
同步锁存电路的同步锁存信号DP的输出端与限幅低交叉电路的同步锁存信号DP的输入端连接；同步锁存电路的同步锁存信号DN的输出端与限幅低交叉电路的同步锁存信号DN的输入端连接；
限幅低交叉电路的开关驱动信号DSP的输出端与电流开关电路的开关驱动信号DSP的输入端连接；限幅低交叉电路的开关驱动信号DSN的输出端与电流开关电路的开关驱动信号DSN的输入端连接；
电流开关电路的输出信号OUTP的输出端输出输出信号OUTP；电流开关电路的输出信号OUTN的输出端输出输出信号OUTN。


2.根据权利要求1所述的一种适用于高速DAC的电流开关驱动器，其特征是，
同步锁存电路包括PMOS晶体管P1-P2，以及反相器INV1-INV7；
PMOS晶体管P1的栅极连接PMOS晶体管P2的栅极，并形成同步锁存电路的采样时钟信号CLK的输入端；
反相器INV1的输入端连接反相器INV3的输入端，并形成同步锁存电路的输入信号VIN的输入端；
反相器INV1的输出端经由反相器INV2连接PMOS晶体管P1的源极；反相器INV3的输出端连接PMOS晶体管P2的漏极；
PMOS晶体管P1的漏极、反相器INV4的输入端、反相器INV5的输出端和反相器INV6的输入端相连；反相器INV6的输出端形成同步锁存电路的同步锁存信号DP的输出端；
PMOS晶体管P2的源极、反相器INV4的输出端、反相器INV5的输入端和反相器INV7的输入端相连；反相器INV7的输出端形成同步锁存电路的同步锁存信号DN的输出端。


3.根据权利要求...

【专利技术属性】
技术研发人员：段吉海，黄秀玲，韦保林，徐卫林，韦雪明，岳宏卫，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：广西;45