触发器及具有扫描端的触发器制造技术

本发明专利技术公开了一种触发器电路，包括：第一信号处理部，用于根据接收的工作信号生成并输出第一信号，第一信号处理部包括第一输入端和第一输出端；第一时钟控制部，用于在第一时钟信号的控制下输出所接收的信号；第一时钟控制部包括第一时钟输入端、第一时钟信号控制端和第一时钟输出端；第二时钟控制部，用于在第二时钟信号的控制下输出所接收的信号；第二时钟控制部包括第二时钟输入端、第二时钟信号控制端和第二时钟输出端；第二信号处理部，用于根据接收的信号生成并输出第二信号；第二信号处理部包括第二输入端和第二输出端。本发明专利技术的触发器电路可以运行在低电压工作条件下，且占用面积小，功耗少，可以满足物联网应用的速度和性能要求。

【技术实现步骤摘要】
触发器及具有扫描端的触发器
本专利技术涉及电子电路
，具体地，涉及一种触发器以及具有扫描端的触发器。
技术介绍
目前物联网(IoT)技术不断蓬勃发展，对系统的要求越来越高。在物联网技术中，物联网应用芯片设计除了要满足性能上的需求，功耗和成本也是非常重要的设计指标。在芯片设计中，触发器电路的设计尤其重要。触发器电路大量应用于芯片设计中。通常，一款芯片中触发器的总面积占据芯片总面积的50％，甚至更多。因此，如何设计出超低功耗和超小面积的触发器对于目前和今后的物联网应用芯片的发展极其重要。现有的触发器包括传输门触发器(Transmission-GateFlip-Flop，TGFF)和自适应耦合触发器(adaptive-couplingflip-flop，ACFF)。参照图1所示，现有的传输门触发器的电路设计中，需要设计本地时钟缓冲器。然而本地时钟缓冲器设计有规格较大的晶体管以提供足够的驱动能力，但是占用了较大面积且消耗大量的功耗。参照图2所示，现有的自适应耦合触发器(adaptive-couplingflip-flop，本文档来自技高网...

【技术保护点】
1.一种触发器电路，其特征在于，所述触发器电路包括：/n第一信号处理部(10)，用于根据接收的工作信号生成并输出第一信号，所述第一信号处理部(10)包括用于接收工作信号的第一输入端，以及用于输出第一信号的第一输出端；/n第一时钟控制部(20)，用于在第一时钟信号的控制下输出所接收的信号，所述第一时钟控制部(20)包括用于接收信号的第一时钟输入端、用于接收时钟信号的第一时钟信号控制端，以及用于在所述第一时钟信号的控制下输出所接收信号的第一时钟输出端；其中，所述第一时钟输入端与所述第一输出端连接；/n第二时钟控制部(30)，用于在第二时钟信号的控制下输出所接收的信号，所述第二时钟控制部(30)包括...

【技术特征摘要】
1.一种触发器电路，其特征在于，所述触发器电路包括：
第一信号处理部(10)，用于根据接收的工作信号生成并输出第一信号，所述第一信号处理部(10)包括用于接收工作信号的第一输入端，以及用于输出第一信号的第一输出端；
第一时钟控制部(20)，用于在第一时钟信号的控制下输出所接收的信号，所述第一时钟控制部(20)包括用于接收信号的第一时钟输入端、用于接收时钟信号的第一时钟信号控制端，以及用于在所述第一时钟信号的控制下输出所接收信号的第一时钟输出端；其中，所述第一时钟输入端与所述第一输出端连接；
第二时钟控制部(30)，用于在第二时钟信号的控制下输出所接收的信号，所述第二时钟控制部(30)包括用于接收信号的第二时钟输入端、用于接收时钟信号的第二时钟信号控制端，以及用于在所述第二时钟信号的控制下输出所接收的信号的第二时钟输出端；所述第二时钟输入端与所述第一时钟输出端连接；
第二信号处理部(40)，用于根据接收的信号生成并输出第二信号，所述第二信号处理部(40)包括用于接收信号的第二输入端，以及用于输出第二信号的第二输出端；所述第二输入端与所述第二时钟输出端连接；
其中，时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号与所述第二时钟信号的逻辑电平相反。


2.根据权利要求1所述的触发器电路，其特征在于，所述第二时钟输入端通过第三信号处理部(50)与所述第一时钟输出端连接；
所述第二输入端通过第四信号处理部(60)与所述第二时钟输出端连接；
所述第三信号处理部(50)用于根据接收的信号生成并输出第三信号，所述第三信号处理部(50)包括用于接收信号的第三输入端，以及用于输出第三信号的第三输出端；所述第三输入端与所述第一时钟输出端连接，所述第三输出端与所述第二时钟输入端连接；
所述第四信号处理部(60)用于根据接收的信号生成并输出第四信号，所述第四信号处理部(60)包括用于接收信号的第四输入端，以及用于输出第四信号的第四输出端；所述第四输入端与所述第二时钟输出端连接，所述第四输出端与所述第二输入端连接。


3.根据权利要求2所述的触发器电路，其特征在于，第一时钟信号为低电平，第二时钟信号为高电平；
当时钟信号为第一时钟信号时，第一信号处理部(10)根据输入的工作信号生成并输出第一信号，第一时钟控制部(20)在第一时钟信号的控制下输出所接收的第一信号；第三信号处理部(50)根据输入的第一信号生成并输出第三信号；
当时钟信号为第二时钟信号时，第二时钟控制部(30)在第二时钟信号的控制下输出所接收的第三信号；第四信号处理部(60)根据接收的第三信号生成并输出第四信号；第二信号处理部(40)根据输入的第四信号生成并输出第二信号。


4.根据权利要求1所述的触发器电路，其特征在于，
所述第一信号处理部(10)包括第一PMOS管(11)和第一NMON管(12)，所述第一PMOS管(11)的栅极与所述第一NMOS管(12)的栅极连接并作为第一输入端，所述第一PMOS管(11)的源极与电源连接；所述第一NMOS管(12)的源极接地；所述第一PMOS管(11)的漏极与所述第一NMOS管(12)的漏极连接并作为第一输出端；
所述第二信号处理部(40)包括第二PMOS管(41)和第二NMON管(42)，所述第二PMOS管(41)的栅极与所述第二NMOS管(42)的栅极连接并作为第四输入端，所述第二PMOS管(41)的源极与电源连接；所述第二NMOS管(42)的源极接地；所述第二PMOS管(41)的漏极与所述第二NMOS管(42)的漏极连接并作为第二输出端。


5.根据权利要求2所述的触发器电路，其特征在于，所述第三信号处理部(50)包括第三PMOS管(51)和第三NMOS管(52)，所述第三PMOS管(51)的栅极与所述第三NMOS管(52)的栅极连接并作为第三输入端，所述第三PMOS管(51)的源极与电源连接；所述第三NMOS管(52)的源极接地；所述第三PMOS管(51)的漏极与所述第三NMOS管(52)的漏极连接并作为第三输出端；
所述第四信号处理部(60)包括第四PMOS管(61)和第四NMOS管(62)，所述第四PMOS管(61)的栅极与所述第四NMOS管(62)的栅极连接并作为第四输入端，所述第四PMOS管(61)的源极与电源连接；所述第四NMOS管(62)的源极接地；所述第四PMOS管...

【专利技术属性】
技术研发人员：刘欣，王旭光，
申请(专利权)人：中国科学院苏州纳米技术与纳米仿生研究所，
类型：发明
国别省市：江苏;32