半导体器件制造技术

本发明专利技术公开了一种半导体器件，其包括：半导体主体，其包括第一表面和在垂直方向上与第一表面相对的第二表面；以及多个晶体管单元，其至少部分集成在半导体主体中。多个晶体管单元中的每个包括：至少两个源极区；第一栅电极和第二栅电极，其在第一水平方向上彼此间隔开，第一栅电极和第二栅电极中的每个都与连续主体区相邻布置，并且与连续主体区介电绝缘；漂移区，其通过主体区与至少两个源极区分隔开；以及至少三个接触插塞，其在垂直方向上从主体区朝向源电极延伸，其中，至少三个接触插塞被相继布置在第一栅电极和第二栅电极之间，并且其中，仅分别最靠近第一栅电极和第二栅电极布置的两个最外接触插塞直接邻接源极区的至少一个。

【技术实现步骤摘要】
半导体器件
本公开涉及半导体器件，具体涉及超级结半导体器件。
技术介绍
诸如绝缘栅功率晶体管器件的半导体器件在各种类型电子应用中被广泛地用作电子开关，所述绝缘栅功率晶体管器件例如功率MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极型晶体管)。在很多应用中，这样的半导体器件的坚固性(鲁棒性)是关键的方面。很多应用需要开关未钳位电感负载，由于诱发高器件温度的高电流，这种未钳位电感负载可能会在晶体管器件内引起高应力。在一些半导体器件中，存在着激活不希望的寄生双极型晶体管将降低半导体器件的击穿电压的风险。希望提供具有激活不希望的寄生双极型晶体管的减小的风险并且具有增加的击穿电压的鲁棒的半导体器件。
技术实现思路
一个示例涉及半导体器件，所述半导体器件包括：半导体主体，所述半导体主体包括第一表面和在垂直方向上与第一表面相对的第二表面；以及至少部分集成在半导体主体中的多个晶体管单元，多个晶体管单元中的每个包括：至少两个源极区；在第一水平方向上彼此间隔开的第一栅电极和第二栅电极，第一栅电极和第二栅电极中的每个与连本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n半导体主体(100)，所述半导体主体(100)包括第一表面(101)和在垂直方向(y)上与所述第一表面(101)相对的第二表面(102)；/n多个晶体管单元(30)，所述多个晶体管单元(30)至少部分集成在所述半导体主体(100)中，所述多个晶体管单元(30)中的每个包括：/n至少两个源极区(31

【技术特征摘要】
20190606 EP 19178597.1;20190724 EP 19188027.71.一种半导体器件，包括：
半导体主体(100)，所述半导体主体(100)包括第一表面(101)和在垂直方向(y)上与所述第一表面(101)相对的第二表面(102)；
多个晶体管单元(30)，所述多个晶体管单元(30)至少部分集成在所述半导体主体(100)中，所述多个晶体管单元(30)中的每个包括：
至少两个源极区(311、312)，
第一栅电极(331)和第二栅电极(332)，所述第一栅电极(331)和所述第二栅电极(332)在第一水平方向(x)上彼此间隔开，所述第一栅电极(331)和所述第二栅电极(332)中的每个与连续主体区(32)相邻布置，并且与所述连续主体区(32)介电绝缘，
漂移区(35)，所述漂移区(35)通过所述主体区(32)与所述至少两个源极区(311、312)分隔开，以及
至少三个接触插塞(421、422、423)，所述至少三个接触插塞(421、422、423)在所述垂直方向(y)上从所述主体区(32)朝向源电极(41)延伸，其中，所述至少三个接触插塞(421、422、423)相继布置在所述第一栅电极(331)和所述第二栅电极(332)之间，并且其中，仅分别最靠近所述第一栅电极(331)和所述第二栅电极(332)布置的两个最外接触插塞(421、423)直接邻接所述源极区(311、312)中的至少一个。


2.根据权利要求1所述的半导体器件，其中
所述多个晶体管单元(30)中的每个还包括补偿区(38)，所述补偿区(38)的掺杂类型与所述漂移区(35)的掺杂类型互补，并且在所述垂直方向(y)上从相应主体区(32)延伸到所述漂移区(35)中。


3.根据权利要求1或2所述的半导体器件，其中，所述多个晶体管单元(30)中的每个在所述第一水平方向(x)上具有第一宽度(s1)，其中，所述第一宽度(s1)是7μm或更小。


4.根据权利要求1到3的任一项所述的半导体器件，其中，所述至少三个接触插塞(421、422、423)中的每个在所述第一水平方向(x)上具有500nm或更小的最大宽度(s3)。


5.根据权利要求1到4的任一项所述的半导体器件，其中，两个直接相继的接触插塞(421、422、423)之间的距离(s2)大于所述最外接触插塞(421、423)和所述相应栅电极(311、312)之间的距离(s4)。


6.根据权利要求5所述的半导体器件，其中，所述最外接触插塞(421、423)和所述相应栅电极(311、312)之间的所述距离(s4)在100nm和400nm之间。


7.根据权利要求1到6的任一项所述的半导体器件，其中，所述多个晶体管单元(30)中的每个还包括与所述主体区(32)掺杂类型相同但更高掺杂的至少三个主体接触区(322)，其中，所述主体接触区(322)中的每个布置在所述接触插塞(421、422、423)中的一个和所述主体区(32)之间。


8.根据权利要求1到7的任一项所述的半导体器件，其中，所述至少三个接触插塞(421、422、423)中的每个是细长接触插塞，所述细长接触插塞在第二水平方向(z)上具有的长度(w5)显著大于其在所述第一水平方向(x)上的最大宽度(s3)。


9.根据权利要求8所述的半导体器件，其中，所述接触插塞(421、422、423)中的至少一个在所述第二水平方向(z)上被分成至少两个独立区段，其中，所述独立区段中的每个在所述第二水平方向(z)上具有200μm或更小的最大长度(w1)。<...

【专利技术属性】
技术研发人员：F·赫勒，C·法赫曼，W·凯因德尔，H·韦伯，
申请(专利权)人：英飞凌科技德累斯顿公司，
类型：发明
国别省市：德国;DE