【技术实现步骤摘要】
具有集成偏差元件的存储器内计算阵列
本公开总体上涉及具有存储器内计算能力的存储器阵列。更具体地但非排他性地，本公开涉及具有集成偏差元件的存储器内计算阵列。
技术介绍
众所周知，各种计算机视觉、语音识别和信号处理应用都受益于学习机器的使用。如本公开中讨论的，学习机器可以属于机器学习、人工智能、神经网络、概率推理引擎、加速器等的技术名称。这样的机器被布置为快速执行成百上千个并发操作。常规的学习机器可以提供每秒数百万亿次浮点运算(即，百万百万(1012)次浮点运算)的计算能力。在一些情况下，学习机器被组织为具有能够执行“存储器内计算”功能的一个或多个易失性存储器单元阵列。存储器内计算功能通过以下方式来解决一个数据吞吐量瓶颈：执行至少一些计算(例如，选通操作(例如，AND、NAND、OR、NOR等)、加法器功能、移位运算等)作为在存储器内发生的单个操作，而不是从存储器阵列中检索数据、使用常规处理电路相同执行期望动作并且将结果保存回存储器的常规操作。在以下出版物中描述了有助于理解本专利技术的技术和相关技术的某些方面：<...
【技术保护点】
1.一种存储器内计算IMC设备，包括：/n具有第一多个单元的计算阵列，所述计算阵列被布置为与多个列单元相交的多个行单元，所述第一多个单元中的每个单元通过所述单元的对应的行和列可标识；/n多个计算引擎，每个计算引擎分别形成在第二多个单元中的不同单元中，所述第二多个单元从所述第一多个单元中的单元形成，每个计算引擎形成在相应的行和列交叉点处；以及/n多个偏差引擎，所述多个偏差引擎中的每个偏差引擎被布置为将来自所述多个计算引擎中的至少一个计算引擎的输出与相应的偏差值进行计算组合。/n
【技术特征摘要】
20190606 US 62/858,265;20200522 US 16/882,0241.一种存储器内计算IMC设备，包括：
具有第一多个单元的计算阵列，所述计算阵列被布置为与多个列单元相交的多个行单元，所述第一多个单元中的每个单元通过所述单元的对应的行和列可标识；
多个计算引擎，每个计算引擎分别形成在第二多个单元中的不同单元中，所述第二多个单元从所述第一多个单元中的单元形成，每个计算引擎形成在相应的行和列交叉点处；以及
多个偏差引擎，所述多个偏差引擎中的每个偏差引擎被布置为将来自所述多个计算引擎中的至少一个计算引擎的输出与相应的偏差值进行计算组合。
2.根据权利要求1所述的IMC设备，其中所述第一多个单元的一部分被布置为存储器位单元的阵列。
3.根据权利要求2所述的IMC设备，其中所述存储器位单元的阵列被形成为静态随机存取存储器SRAM存储器阵列。
4.根据权利要求1所述的IMC设备，其中所述多个计算引擎中的至少一些计算引擎被布置为执行至少一个选通操作。
5.根据权利要求1所述的IMC设备，其中所述多个计算引擎中的至少一些计算引擎被布置为执行至少一个数学运算。
6.根据权利要求1所述的IMC设备，其中所述多个偏差引擎被布置为阵列。
7.根据权利要求6所述的IMC设备，其中被布置为所述阵列的所述多个偏差引擎形成在所述第一多个单元中的相邻单元中。
8.根据权利要求1所述的IMC设备，其中所述多个偏差引擎中的每个偏差引擎被布置为存储器位单元。
9.根据权利要求1所述的IMC设备，包括：
耦合到所述多个列单元中的每个列单元的合并电路系统，所述合并电路系统被布置为形成从计算引擎和偏差引擎中的一项或多项中的数据生成的至少一个输出值。
10.根据权利要求9所述的IMC设备，其中所述合并电路系统包括至少一个感测元件。
11.一种存储器内计算IMC方法，包括：
将多个神经网络内核值或特征值存储在存储器内计算存储器设备的相应的多个存储器位单元中，其中所述存储器内计算存储器设备被组织为具有被布置为与多个列单元相交的多个行单元的第一多个单元，所述第一多个单元中的每个单元通过所述单元的对应的行和列可标识；
执行多个存储器内函数，其中所述多个存储器内函数中的至少一些存储器内函数采用所述多个神经网络内核值或特征值中的神经网络内核值或特征值作为操作数；
将所述多个存储器内函数的结果存储在相应的第二多个单元中，所述第二多个单元由所述第一多个单元中的单元形成；以及
将所述多个存储器内函数的所述结果与相应的多个偏差值进行计算组合。
12.根据权利要求11所述的IMC方法，其中所述存储器内计算存储器设备的一部分是静态随机存取存储器SRAM存储器设备。
13.根据权利要求11所述的IMC方法，其中所述多个存储器内函数包...
【专利技术属性】
技术研发人员：A·格罗弗，T·罗伊，N·乔拉，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：瑞士;CH
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。