用于被通信链路分开的时钟的时间同步制造技术

用于被通信链路分开的时钟的时间同步的系统和方法允许将主时钟放置在面向下游的端口或面向上游的端口处并且向从时钟发送具有嵌入在传输层协议(TLP)前缀中的相关联的时间戳的同步命令。从时钟可以基于所接收的时间戳来更新其时间值。此外，从设备可以计算主时钟与从时钟之间的往返延迟，并且使用该延迟计算来校正从时钟。延迟计算同样可以使用TLP前缀来进行。通过以这种方式使用TLP前缀，时间同步可以搭载在现有消息业务上，这减少了信令开销。同样，通过使用TLP前缀，可以从面向上游的端口或面向下游的端口发起时间同步。

【技术实现步骤摘要】
【国外来华专利技术】用于被通信链路分开的时钟的时间同步要求优先权本专利申请要求享受于2018年4月30日递交的、标题为“TIMESYNCHRONIZATIONFORCLOCKSSEPARATEDBYACOMMUNICATIONLINK”的美国非临时申请No.15/966,077的优先权，上述申请被转让给本申请的受让人并且据此将上述申请通过引用的方式明确地并入本文。
概括而言，本公开内容的技术涉及通过通信链路互连的集成电路(IC)之间的定时同步，并且更具体地，本公开内容的技术涉及通过外围组件互连(PCI)快速(PCIE)协议互连的IC。
技术介绍
计算设备已经从其早期的大型且具有有限用途的形式演进成紧凑的多功能多媒体设备。部分地随着使用在越来越小的封装中具有越来越多的晶体管的集成电路(IC)，已经出现功能的增加。许多计算设备包括具有不同专用功能的多个IC。为了改进功能，各种内部总线可以用于在计算设备的IC之间交换指令和数据。示例性通信总线包括但不限于集成电路间(I2C)、串行AT附件(SATA)、串行外围设备接口(SPI)或其它串行接口。一种普及的总线(但是认为其是链路可能更恰当，因为其是点对点连接(与总线所意指的点对多点或多点对多点相反))是基于外围组件互连(PCI)特别兴趣小组(PCI-SIG)发布的PCI快速(PCIE)标准。PCIE是高速点对点串行链路。PCIE版本4于2017年6月8日正式宣布，并且版本5至少早在2017年6月已经被初步提议，预计于2019年发布。PCIE在可能跨越PCIE链路的数据类型方面具有很大的灵活性。一种普及的数据类型是音频流。为了确保音频质量满足期望的门限，应当对上游侧和下游侧两者的时钟进行同步。其它功能或数据流也可能需要经同步的时钟。PCIE的当前特点使用精确时间测量(PTM)技术来帮助确保时钟是同步的。然而，PTM技术要求将主时钟放置在链路的面向下游(即，远离根联合体)的端口之后。存在如下的拓扑：在这些拓扑中，主时钟位于链路(例如，应用处理器到调制解调器链路，其中主时钟在调制解调器中，但是调制解调器是端点，而不是根联合体)的面向上游(即，朝向根联合体)的端口之后，这使得PTM是不期望的。另外，PTM可能施加信令开销，其对性能产生负面影响。因此，需要替代的时间同步技术。
技术实现思路
在具体实施方式中公开的各方面包括用于提供用于被通信链路分开的时钟的时间同步的系统和方法。在一个示例性方面中，通信链路是外围组件互连(PCI)快速(PCIE)链路。主时钟可以位于面向下游的端口或面向上游的端口处，并且可以向从时钟发送具有嵌入在传输层协议(TLP)前缀中的相关联的时间戳的同步命令。从时钟可以基于所接收的时间戳来更新其时间值。此外，从设备可以计算主时钟与从时钟之间的往返延迟，并且使用该延迟计算来校正从时钟。延迟计算同样可以使用TLP前缀来进行。通过以这种方式使用TLP前缀，时间同步可以搭载在现有消息业务上，这减少了信令开销。同样，通过使用TLP前缀，可以从面向上游的端口或面向下游的端口发起时间同步。就这点而言，在一个方面中，公开了一种跨通信链路来对时钟进行同步的方法。所述方法包括：通过基于有线的通信链路从主设备向从设备发送同步命令。所述同步命令包括分组前缀，并且所述分组前缀包含主时钟时间戳。在另一方面中，公开了一种主设备。所述主设备包括被配置为耦合到基于有线的通信链路的链路接口。所述主设备还包括主时钟。所述主设备还包括操作地耦合到所述链路接口和所述主时钟的控制系统。所述控制系统被配置为通过所述基于有线的通信链路向从设备发送同步命令。所述同步命令包括分组前缀，并且所述分组前缀包含主时钟时间戳。在另一方面中，公开了一种从设备。所述从设备包括被配置为耦合到基于有线的通信链路的链路接口。所述从设备还包括从时钟。所述从设备还包括操作地耦合到所述链路接口和所述从时钟的控制系统。所述控制系统被配置为通过所述基于有线的通信链路从主设备接收同步命令。所述同步命令包括分组前缀，并且所述分组前缀包含主时钟时间戳。在另一方面中，公开了一种跨通信链路来对时钟进行同步的方法。所述方法包括：通过基于有线的通信链路从主设备接收同步命令。所述同步命令包括分组前缀，并且所述分组前缀包含主时钟时间戳。附图说明图1是具有通过外围组件互连(PCI)快速(PCIE)链路耦合的设备的示例性计算系统的框图；图2示出了示例性PCIE端点设备的框图，该PCIE端点设备也可以被称为面向上游的设备；图3示出了具有PCIE根联合体的示例性主机的框图，该主机也可以被称为面向下游的设备；图4示出了示例性传输层协议(TLP)PCIE帧，其具有附加到其前面的TLP报头；图5是示出用于使用本公开内容的示例性方面来跨PCIE链路对时钟进行同步的示例性过程的流程图；图6是示出跨第一PCIE链路的延迟的计算的第一信号流程图；图7是示出跨包括桥的PCIE链路的延迟的计算的第二信号流程图；图8示出了示例性分组，其具有附加到其前面的校正命令；以及图9是示例性的基于处理器的系统的框图，该基于处理器的系统可以包括图1的PCIE链路并且使用图5的过程。具体实施方式现在参照附图，描述了本公开内容的若干示例性方面。词语“示例性”在本文中用来意指“用作示例、实例或说明”。本文中被描述为“示例性”的任何方面不一定被解释为比其它方面优选或有优势。在具体实施方式中公开的各方面包括用于提供用于被通信链路分开的时钟的时间同步的系统和方法。在一个示例性方面中，通信链路是外围组件互连(PCI)快速(PCIE)链路。主时钟可以位于面向下游的端口或面向上游的端口处，并且可以向从时钟发送具有嵌入在传输层协议(TLP)前缀中的相关联的时间戳的同步命令。从时钟可以基于所接收的时间戳来更新其时间值。此外，从设备可以计算主时钟与从时钟之间的往返延迟，并且使用该延迟计算来校正从时钟。延迟计算同样可以使用TLP前缀来进行。通过以这种方式使用TLP前缀，时间同步可以搭载在现有消息业务上，这减少了信令开销。同样，通过使用TLP前缀，可以从面向上游的端口或面向下游的端口发起时间同步。为了帮助理解本公开内容的各方面，参照图1-3提供了PCIE环境的概述。在图4中示出了具有附加到其前面的TLP前缀的示例性帧，该TLP前缀可以包括时间同步命令和时间戳信息。参照下面的图5以及参照图6和7提供的信号流程图讨论了根据本公开内容的示例性过程，该过程示出了使用TLP前缀来发送时间同步命令和时间戳。就这点而言，图1示出了具有主机102的计算环境100，该主机102直接耦合到多个设备104(1)-104(N)并且通过开关108耦合到第二多个设备106(1)-106(M)。在一些文献中，诸如开关108之类的开关可以被称为桥。主机102可以包括PCIE根联合体110(在图1中被标记为RC)，该PCIE根联合体110包括被配置为耦合到多个PCIE链路112(1)-112(N+1)本文档来自技高网...

【技术保护点】
1.一种跨通信链路来对时钟进行同步的方法，包括：/n通过基于有线的通信链路从主设备向从设备发送同步命令，其中，所述同步命令包括分组前缀，并且所述分组前缀包含主时钟时间戳。/n

【技术特征摘要】
【国外来华专利技术】20180430 US 15/966,0771.一种跨通信链路来对时钟进行同步的方法，包括：
通过基于有线的通信链路从主设备向从设备发送同步命令，其中，所述同步命令包括分组前缀，并且所述分组前缀包含主时钟时间戳。


2.根据权利要求1所述的方法，其中，发送所述同步命令包括：通过外围组件互连(PCI)快速(PCIE)链路发送所述同步命令。


3.根据权利要求2所述的方法，其中，发送所述同步命令包括：将传输层协议(TLP)前缀附加到TLP帧前面。


4.根据权利要求1所述的方法，还包括：从所述从设备接收延迟命令。


5.根据权利要求4所述的方法，还包括：响应于接收到所述延迟命令，向所述从设备发送第二延迟命令。


6.根据权利要求5所述的方法，其中，向所述从设备发送所述第二延迟命令包括：将前缀附加到分组前面。


7.根据权利要求6所述的方法，其中，所述分组包括零写命令分组。


8.根据权利要求6所述的方法，其中，将所述前缀附加到所述分组前面包括：将TLP前缀附加到TLP分组前面。


9.根据权利要求5所述的方法，其中，发送所述第二延迟命令包括：将第二主时钟时间戳与所述第二延迟命令一起发送给所述从设备。


10.一种主设备，包括：
被配置为耦合到基于有线的通信链路的链路接口；
主时钟；以及
操作地耦合到所述链路接口和所述主时钟的控制系统，所述控制系统被配置为：
通过所述基于有线的通信链路向从设备发送同步命令，其中，所述同步命令包括分组前缀，并且所述分组前缀包含主时钟时间戳。


11.根据权利要求10所述的主设备，其中，所述链路接口包括外围组件互连(PCI)快速(PCIE)链路接口。


12.根据权利要求11所述的主设备，其中，所述同步命令包括附加到传输层协议(TLP)帧的TLP前缀。


13.根据权利要求10所述的主设备，其中，所述控制系统还被配置为：从所述从设备接收延迟命令。


14.根据权利要求10所述的主设备，其中，所述控制系统还被配置为：在所述基于有线的通信链路上从桥接收校正命令。


15.根据权利要求14所述的主设备，其中，所述控制系统被配置为：发送包括所述校正命令的响应。


16.一种从设备，包括：
被配置为耦合到基于有线的通信链路的链路接口；
从时钟；以及
操作地耦合到所述链路接口和所述从时钟的控制系统，所...

【专利技术属性】
技术研发人员：Y·本亚米尼，A·吉尔，S·Y·伊弗兰奇，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US