表面处理铜箔、覆铜积层板及印刷配线板制造技术

本发明专利技术的表面处理铜箔1具有铜箔2与形成于铜箔2的一面的第一表面处理层3。此表面处理铜箔1的第一表面处理层3的CIE L*a*b*表色系统的L*为44.0～84.0。又，覆铜积层板10具备表面处理铜箔1、及接着于表面处理铜箔1的与第一表面处理层3为相反侧的面的绝缘基材11。

【技术实现步骤摘要】
【国外来华专利技术】表面处理铜箔、覆铜积层板及印刷配线板
本专利技术涉及一种表面处理铜箔、覆铜积层板及印刷配线板。
技术介绍
近年来，随着电子机器的小型化、高性能化等需求的增多，要求对于搭载于电子机器的印刷配线板的电路图案(亦称为“导体图案”)的微间距化(微细化)。作为印刷配线板的制造方法，已知有减成法、半加成法等各种方法。其中，于减成法中，在使绝缘基材接着于铜箔而形成覆铜积层板后，于铜箔表面涂布抗蚀剂并进行曝光而形成特定的抗蚀剂图案，利用蚀刻去除未形成抗蚀剂图案的部分(无用部)，由此形成电路图案。对于上述微间距化的要求，例如专利文献1中记载有于对铜箔的表面进行利用铜-钴-镍合金镀覆的粗化处理后，形成钴-镍合金镀层，进而形成锌-镍合金镀层，由此可获得能够实现电路图案的微间距化的表面处理铜箔。
技术介绍
文献专利文献专利文献1：日本专利第2849059号公报。
技术实现思路
[专利技术所欲解决的课题]于电路图案中，一般通过焊接安装电子零件，但随着电路图案的微间距化，变得难以确保与电子零件的接合可本文档来自技高网...

【技术保护点】
1.一种表面处理铜箔，其具有铜箔与形成于所述铜箔的一面的第一表面处理层，且/n所述第一表面处理层的CIE L*a*b*表色系统的L*为44.0～84.0。/n

【技术特征摘要】
【国外来华专利技术】20180427 JP 2018-087551;20180427 JP 2018-087554;201.一种表面处理铜箔，其具有铜箔与形成于所述铜箔的一面的第一表面处理层，且
所述第一表面处理层的CIEL*a*b*表色系统的L*为44.0～84.0。


2.根据权利要求1所述的表面处理铜箔，其中，所述第一表面处理层的所述L*为74.0～84.0。


3.根据权利要求1或2所述的表面处理铜箔，其中，所述第一表面处理层的Zn附着量为200～600μg/dm2。


4.根据权利要求1至3中任一项所述的表面处理铜箔，其中，所述第一表面处理层的Cr附着量为10μg/dm2以上。


5.根据权利要求1至4中任一项所述的表面处理铜箔，其中，所述第一表面处理层的Ni附着量为30～200μg/dm2。

【专利技术属性】
技术研发人员：宫本宣明，三木敦史，
申请(专利权)人：JX金属株式会社，
类型：发明
国别省市：日本;JP