计算装置以及计算系统制造方法及图纸

提供了一种计算装置和计算系统。所述计算装置包括：多个计算模块；以及在所述多个计算模块彼此之间的串行通信路径。每个计算模块包括：内部电路，用于对从对应的串行通信路径接收的信号进行操作；以及扩展电路，接收来自所述内部电路的信号作为输入信号。所述扩展电路包括：延迟模块，用于对所述输入信号进行延迟，所述延迟包括彼此串联的一个或多个延迟单元；一个或多个扩展选择模块，用于选择性地通过经对应的一个或多个延迟单元延迟的信号对所述输入信号进行电平扩展，产生一个或多个对应的电平扩展的信号；以及输出模块，用于输出所述一个或多个电平扩展的信号中的一个或多个。

【技术实现步骤摘要】
计算装置以及计算系统
本公开涉及计算装置以及计算系统，尤其是，涉及具有多个串联通信的芯片或内核的计算装置以及计算系统。
技术介绍
在一些多芯片(或多核)系统中，采用串行通信协议。串行通信协议采用的是异步传输模式。随着串联芯片的数量越来越多，传输的数据量也越来越大，对串行通信的速度要求也越来越高。对多芯片串联系统性能越来越高的要求往往会受到制约。因此，需要提供性能改善的计算装置和计算系统。
技术实现思路
根据本公开的一个方面，提供了一种计算装置，包括：多个计算模块；以及在所述多个计算模块彼此之间的串行通信路径；其中，每个计算模块包括：内部电路，用于对从对应的串行通信路径接收的信号进行操作；以及扩展电路，接收来自所述内部电路的信号作为输入信号，所述扩展电路包括：延迟模块，用于对所述输入信号进行延迟，所述延迟模块包括一个或多个延迟单元；一个或多个扩展选择模块，用于选择性地通过经对应的一个或多个延迟单元延迟的信号对所述输入信号进行电平扩展，产生一个或多个对应的电平扩展的信号；输出模块，用于输出所述一个或多个电平扩展的信号中的一个或多个。在一些实施例中，所述多个计算模块是多个芯片或多个内核，所述多个计算模块的内部电路对从各自的对应的串行通信路径接收的信号进行的操作包括下列中的一项或多项：对接收的信号进行计算；以及对接收的信号进行转发。在一些实施例中，所述多个计算模块可以是彼此相同的。在一些实施例中，所述多个计算模块能够对于相同的所述接收的信号执行相同的操作。在一些实施例中，所述多个计算模块的内部电路对各自接收的信号进行的计算是基于相同的算法进行的。在一些实施例中，所述多个计算模块的内部电路对各自接收的信号进行的计算是基于相同的用于虚拟货币的算法进行的。在一些实施例中，所述来自所述内部电路的信号包括下列中的一项：所述内部电路对其所接收的信号进行计算的结果；或所述内部电路转发的其所接收的信号。在一些实施例中，每个计算模块还可以包括：输入接口电路，连接到对应的串行通信路径和所述内部电路；以及输出接口电路，连接到另一对应的串行通信路径和所述输出模块。在一些实施例中，每个所述延迟单元包括偶数个串联的反相器；所述输出模块基于使能信号输出所述一个或多个电平扩展的信号中的一个。在一些实施例中，每个扩展选择模块接收所述输入信号、所述经对应的延迟单元延迟的信号、选择信号，并基于所述选择信号利用所述经对应的延迟单元延迟的信号对所述输入信号进行高电平或低电平扩展，产生电平扩展的信号。在一些实施例中，每个扩展选择模块包括：第一逻辑门和第二逻辑门，其分别接收所述输入信号和对应的延迟单元延迟的信号，所述第一逻辑门和第二逻辑门执行不同的逻辑操作以生成相对于所述输入信号进行了不同电平扩展的第一电平扩展信号和第二电平扩展信号；以及选择逻辑，用于从所述第一电平扩展信号和第二电平扩展信号中选择一个输出。在一些实施例中，所述第一逻辑门是与门，所述第二逻辑门是或门。在一些实施例中，所述一个或多个延迟单元包括两个或更多个延迟单元，所述一个或多个扩展选择模块包括两个或更多个扩展选择模块，所述输出模块包括：两个或更多个第一逻辑门，每个第一逻辑门接收使能信号和来自对应的扩展选择模块的电平扩展的信号；以及选择逻辑，用于择一输出所述两个或更多个第一逻辑门的运算结果。在一些实施例中，所述一个或多个延迟单元包括两个或更多个延迟单元，所述一个或多个扩展选择模块包括两个或更多个扩展选择模块，所述扩展电路还包括输入模块，所述输入模块包括反相器，所述反相器连接在所述对应的串行通信路径和所述内部电路之间，所述输出模块包括：两个或更多个第一逻辑门，每个第一逻辑门接收使能信号和来自对应的扩展选择模块的电平扩展的信号；选择逻辑，用于择一输出所述两个或更多个第一逻辑门的运算结果；以及反相器，用于对所述选择逻辑的输出进行反相。在一些实施例中，所述接收的信号包括指令、地址和数据中的一个或多个。在一些实施例中，每个计算模块还包括存储器，所述存储器中存储用于对所述输入信号进行电平扩展的电平扩展信息，其中，所述电平扩展是基于所述电平扩展信息进行的。在一些实施例中，所述计算装置还包括控制模块，所述控制模块被配置为监测所述多个计算模块的状态，并基于监测的结果向所述多个计算模块提供关于所述多个计算模块各自要进行的电平扩展的信息。在一些实施例中，所述控制模块被配置为如下监测所述状态：a)向所述多个计算模块发出命令，所述命令使得所述多个计算模块向所述控制模块反馈指定信息，所述命令至少包含指示相关计算模块要进行的电平扩展的量的信息，其中所述相关计算模块基于所指示的电平扩展的量进行操作以反馈指定信息；b)根据从所述多个计算模块反馈的信息，确定各计算模块基于所述电平扩展的量是否正确接收了命令；以及c)在确定存在计算模块没有正确接收命令的情况下，至少向没有正确接收命令的计算模块再次发送命令，该再次发送的命令至少包含增加的电平扩展的量；以及d)重复b)和c)直至确定所述多个计算模块都正确接收了命令或达到预定的循环次数。在一些实施例中，所述多个计算模块包括第一计算模块以及一个或多个第二计算模块，所述第一计算模块被配置为监测所述一个或多个第二计算模块的状态，并基于监测的结果向所述一个或多个第二计算模块提供关于所述一个或多个第二计算模块各自要进行的电平扩展的信息。在一些实施例中，所述第一计算模块被配置为如下监测所述状态：a)向所述一个或多个第二计算模块发出命令，所述命令使得所述一个或多个第二计算模块向所述第一计算模块反馈指定信息，所述命令至少包含指示相关第二计算模块要进行的电平扩展的量的信息，其中所述相关第二计算模块基于所指示的电平扩展的量进行操作以反馈指定信息；b)根据从所述一个或多个第二计算模块反馈的信息，确定各第二计算模块基于所述电平扩展的量是否正确接收了命令；以及c)在确定存在第二计算模块没有正确接收命令的情况下，至少向没有正确接收命令的第二计算模块再次发送命令，该再次发送的命令至少包含增加的电平扩展的量；以及d)重复b)和c)直至确定所述一个或多个第二计算模块都正确接收了命令或达到预定的循环条件。根据本公开另一方面，还提供了一种计算系统，其包括根据本公开任意实施例所述的计算装置。通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：图1示出了一种计算装置的示意框图；图2示出了根据本公开一个实施例的计算装置的示意框图；图3示出了根据本公开一个实施例的扩展电路的示意框图；图4示出了根据本公开一个实施例的延迟单元的示意框图；图5示出了根据本公开一个实施例的扩展选择模块的示意框图；图6示出了根据本公开一个实施例的输出模块的示意框图本文档来自技高网...

【技术保护点】
1.一种计算装置，其特征在于，包括：/n多个计算模块；以及/n在所述多个计算模块彼此之间的串行通信路径；/n其中，每个计算模块包括：/n内部电路，用于对从对应的串行通信路径接收的信号进行操作；以及/n扩展电路，接收来自所述内部电路的信号作为输入信号，所述扩展电路包括：/n延迟模块，用于对所述输入信号进行延迟，所述延迟模块包括一个或多个延迟单元；/n一个或多个扩展选择模块，用于选择性地通过经对应的一个或多个延迟单元延迟的信号对所述输入信号进行电平扩展，/n产生一个或多个对应的电平扩展的信号；/n输出模块，用于输出所述一个或多个电平扩展的信号中的一个或多个。/n

【技术特征摘要】
1.一种计算装置，其特征在于，包括：
多个计算模块；以及
在所述多个计算模块彼此之间的串行通信路径；
其中，每个计算模块包括：
内部电路，用于对从对应的串行通信路径接收的信号进行操作；以及
扩展电路，接收来自所述内部电路的信号作为输入信号，所述扩展电路包括：
延迟模块，用于对所述输入信号进行延迟，所述延迟模块包括一个或多个延迟单元；
一个或多个扩展选择模块，用于选择性地通过经对应的一个或多个延迟单元延迟的信号对所述输入信号进行电平扩展，
产生一个或多个对应的电平扩展的信号；
输出模块，用于输出所述一个或多个电平扩展的信号中的一个或多个。


2.如权利要求1所述的计算装置，其特征在于，其中，
所述多个计算模块是多个芯片或多个内核，
所述多个计算模块的内部电路对从各自的对应的串行通信路径接收的信号进行的操作包括下列中的一项或多项：
对接收的信号进行计算；以及
对接收的信号进行转发。


3.如权利要求2所述的计算装置，其特征在于下列中的至少一个：
所述多个计算模块是彼此相同的；
所述多个计算模块能够对于相同的所述接收的信号执行相同的操作；
所述多个计算模块的内部电路对各自接收的信号进行的计算是基于相同的算法进行的；和/或
所述多个计算模块的内部电路对各自接收的信号进行的计算是基于相同的用于虚拟货币的算法进行的。


4.如权利要求1所述的计算装置，其特征在于，其中，
所述来自所述内部电路的信号包括下列中的一项：
所述内部电路对其所接收的信号进行计算的结果；或
所述内部电路转发的其所接收的信号。


5.如权利要求1所述的计算装置，其特征在于，其中，
每个计算模块还包括：
输入接口电路，连接到对应的串行通信路径和所述内部电路；以及
输出接口电路，连接到另一对应的串行通信路径和所述输出模块。


6.如权利要求1所述的计算装置，其特征在于，其中，
每个所述延迟单元包括偶数个串联的反相器；
所述输出模块基于使能信号输出所述一个或多个电平扩展的信号中的一个。


7.如权利要求1所述的计算装置，其特征在于，其中，
每个扩展选择模块接收所述输入信号、所述经对应的延迟单元延迟的信号、选择信号，并基于所述选择信号利用所述经对应的延迟单元延迟的信号对所述输入信号进行高电平或低电平扩展，产生电平扩展的信号。


8.如权利要求1所述的计算装置，其特征在于，其中，
每个扩展选择模块包括：
第一逻辑门和第二逻辑门，其分别接收所述输入信号...

【专利技术属性】
技术研发人员：郭海丰，陈默，许超，
申请(专利权)人：深圳比特微电子科技有限公司，
类型：新型
国别省市：广东;44