处理器及计算机制造技术

本申请提供一种处理器及计算机，包括多个物理编码子层PCS、至少一个物理媒介适配层PMA以及协议选择模块；其中，多个PCS各自支持的高速传输协议不同；所述协议选择模块用于为所述至少一个PMA中的每个PMA配置连接的PCS。多个PCS中的每个均可以支持互不相同的高速传输协议，每个PMA均可以与多个PCS建立连接。通过利用协议选择模块为每个PMA配置连接的PCS以及与PCS对应的高速传输协议，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换，从而可以使处理器与更多的高速传输协议设备或其他的处理器进行连接，提高处理器的适用范围。

【技术实现步骤摘要】
处理器及计算机
本申请涉及集成电路领域，具体而言，涉及一种处理器及计算机。
技术介绍
同一款中央处理器(CentralProcessingUnit，简称CPU)在不同的应用场景下通常需要支持多种高速传输协议设备或与其他处理器的相互连接。然而现有的CPU中，高速传输协议与物理媒介适配层(PhysicalMediumAttachmentsublayer，简称PMA)之间的对应关系往往是固定的，这样使得CPU一旦被制造完成，支持的高速传输协议设备通常较为单一，降低了CPU的适用范围。
技术实现思路
本申请实施例的目的在于提供一种处理器及计算机，用以改善现有技术中的处理器的适用范围较低的问题。第一方面，本申请实施例提供了一种处理器，包括多个物理编码子层PCS、至少一个物理媒介适配层PMA以及协议选择模块；其中，多个PCS各自支持的高速传输协议不同；所述协议选择模块用于为所述至少一个PMA中的每个PMA配置连接的PCS。在上述的实施方式中，多个PCS中的每个均可以支持互不相同的高速传输协议，每个PMA均可以与多个PCS建立连接。通过利用协议选择模块为每个PMA配置连接的PCS以及与PCS对应的高速传输协议，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换，从而可以使处理器与更多的高速传输协议设备或其他的处理器进行连接，提高处理器的适用范围。在一个可能的设计中，所述多个PCS中的每个PCS通过各自对应的至少一组总线经所述协议选择模块与所述至少一个PMA连接，其中，对于所述每个PCS，所述至少一组总线中的一组总线与所述至少一个PMA一个PMA对应；所述协议选择模块用于接收用户输入的协议选择信号，为所述至少一个PMA中的每个PMA从与自身对应连接的PCS中，选择与所述协议选择信号对应的PCS。在上述的实施方式中，每个PCS可以包括一组总线，也可以包括多组总线，PCS的多组总线中的每组总线可以分别与不相同的PMA连接，即每个PMA可以连接有多个PCS。对于每个PMA来说，协议选择模块可以根据用户输入的协议选择信号来确定该PMA当前与多个PCS中的某个PCS建立连接，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换。在一个可能的设计中，还包括软件配置模块和软件配置通路，所述软件配置模块经所述软件配置通路与所述协议选择模块连接；所述协议选择信号经由所述软件配置模块、软件配置通路传递至所述协议选择模块。在上述的实施方式中，用户可以通过软件配置模块向协议选择模块发送协议选择信号，使得用户对协议选择模块的控制变得更加便利。在一个可能的设计中，所述软件配置模块包括复位寄存器和可配置寄存器；所述复位寄存器用于根据用户输入的状态切换信号，令所述协议选择模块、至少一个PMA以及软件配置通路在复位状态和非复位状态切换；所述可配置寄存器用于接收用户输入的协议选择信号，并将所述协议选择信号经所述软件配置通路传递给所述协议选择模块。在上述的实施方式中，用户可以先通过控制复位寄存器令协议选择模块、至少一个PMA以及软件配置通路处于复位状态，然后再通过可配置寄存器输入用户欲实现的协议选择信号，令欲实现的协议选择信号对应的PCS与PMA在复位状态下建立连接，可以有效避免PMA切换连接的PCS过程中发生的软件误操作。在一个可能的设计中，所述软件配置通路包括协议选择寄存器，所述协议选择寄存器与所述可配置寄存器连接；所述协议选择寄存器用于在复位状态下，将所述可配置寄存器发送的协议选择信号向所述协议选择模块传递；所述协议选择寄存器还用于在非复位状态下，接收并保留所述可配置寄存器发送的协议选择信号，并在所述复位状态下将保留的所述协议选择信号向所述协议选择模块传递。在上述的实施方式中，可配置寄存器向协议选择模块传递的协议选择信号可以被发送给软件配置通路中的协议选择寄存器，该协议选择寄存器可以确保复位状态时协议选择信号才被向协议选择模块传递，避免了因用户误操作而导致的非复位状态下向协议选择模块发送协议选择信号的可能。在一个可能的设计中，所述至少一个PMA的每个PMA对应至少一个PCS，所述至少一个PCS的每个均具有与所述PMA对应的接口；所述接口设置在与所述每个PMA对应的PCS，设置在PCS的接口通过对应的一组总线与所述协议选择模块连接。在上述的实施方式中，每个PCS与PMA对应的接口可以设置在对应的PCS自身，PCS与PMA之间可以通过PCS自身的接口连接的总线实现连接。在一个可能的设计中，所述至少一个PMA的每个PMA对应至少一个PCS，所述至少一个PCS的每个均具有与所述PMA对应的接口；所述接口均设置在协议选择模块，所述至少一个PCS中的每个PCS通过同一组总线与设置在所述协议选择模块的对应的接口连接。在上述的实施方式中，每个PCS与PMA对应的接口可以设置在协议选择模块，使得多个PCS中的每个PCS可以通过同一组总线与协议选择模块上对应的接口连接，可以减少总线的数量，节约成本。在一个可能的设计中，所述多个PCS包括处理器CPU互联协议PCS、高速串行计算机扩展总线标准PCIePCS、串行高技术配置SATAPCS、通用串行总线USBPCS、以太网PCS中的一种或多种。在上述的实施方式中，PCS可以包括处理器CPU互联协议PCS、高速串行计算机扩展总线标准PCIePCS、串行高技术配置SATAPCS、通用串行总线USBPCS、以太网PCS中的一种或多种，也可以包括其他的类型，PCS的具体类型不应该理解为是对本申请的限制。在一个可能的设计中，还包括多种控制器，所述多种控制器的数量与所述多个PCS的数量相同，所述多种控制器与所述多个PCS一一对应。在一个可能的设计中，还包括处理器CPU核，所述CPU核与所述多种控制器连接。第二方面，本申请实施例提供了一种计算机，包括上述的处理器。为使本申请实施例所要实现的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1是本申请实施例提供的处理器的示意性结构框图；图2是本申请实施例提供的处理器的一种具体实施方式的示意性结构框图；图3是本申请实施例提供的处理器的另一种具体实施方式的示意性结构框图；图4是本申请实施例提供的处理器的又一种具体实施方式的示意性结构框图；图5是本申请实施例提供的计算机的示意性结构框图。处理器100；PCS110；协议选择模块120；PMA130；软件配置模块140；软件配置通路150；控制器160；CPU核170；电路板插槽210。具体实施方式本文档来自技高网...

【技术保护点】
1.一种处理器，其特征在于，包括多个物理编码子层PCS、至少一个物理媒介适配层PMA以及协议选择模块；/n其中，多个PCS各自支持的高速传输协议不同；所述协议选择模块用于为所述至少一个PMA中的每个PMA配置连接的PCS。/n

【技术特征摘要】
1.一种处理器，其特征在于，包括多个物理编码子层PCS、至少一个物理媒介适配层PMA以及协议选择模块；
其中，多个PCS各自支持的高速传输协议不同；所述协议选择模块用于为所述至少一个PMA中的每个PMA配置连接的PCS。


2.根据权利要求1所述的处理器，其特征在于，
所述多个PCS中的每个PCS通过各自对应的至少一组总线经所述协议选择模块与所述至少一个PMA连接，其中，对于所述每个PCS，所述至少一组总线中的一组总线与所述至少一个PMA一个PMA对应；
所述协议选择模块用于接收用户输入的协议选择信号，为所述至少一个PMA中的每个PMA从与自身对应连接的PCS中，选择与所述协议选择信号对应的PCS。


3.根据权利要求2所述的处理器，其特征在于，还包括软件配置模块和软件配置通路，所述软件配置模块经所述软件配置通路与所述协议选择模块连接；
所述协议选择信号经由所述软件配置模块、软件配置通路传递至所述协议选择模块。


4.根据权利要求3所述的处理器，其特征在于，所述软件配置模块包括复位寄存器和可配置寄存器；
所述复位寄存器用于根据用户输入的状态切换信号，令所述协议选择模块、至少一个PMA以及软件配置通路在复位状态和非复位状态切换；
所述可配置寄存器用于接收用户输入的协议选择信号，并将所述协议选择信号经所述软件配置通路传递给所述协议选择模块。


5.根据权利要求4所述的处理器，其特征在于，所述软件配置通路包括协议选择寄存器，所述协议选择寄存器与所述可配置寄存器连接；
所述协议选择寄存器用于在复位状态...

【专利技术属性】
技术研发人员：刘义，黄维，冯雷，
申请(专利权)人：海光信息技术有限公司，
类型：发明
国别省市：天津;12