【技术实现步骤摘要】
【国外来华专利技术】设备中的数据处理引擎布置
本公开涉及集成电路设备(器件)，并且更具体地涉及包括数据处理引擎和/或数据处理引擎阵列的设备。
技术介绍
可编程集成电路(IC)是指包括可编程电路装置的一种IC。可编程IC的示例是现场可编程门阵列(FPGA)。FPGA的特征在于包含可编程电路块。可编程电路块的示例包括但不限于输入/输出块(IOB)、可配置逻辑块(CLB)、专用随机访问存储器块(BRAM)、数字信号处理块(DSP)、处理器、时钟管理器和延迟锁定循环(DLL)。通过将有时被称为配置位流的配置数据加载到设备中，可以在可编程IC的可编程电路装置内物理地实现电路设计。配置数据可以被加载到设备的内部配置存储器单元中。各个配置存储器单元的集体状态确定可编程IC的功能。例如，一旦加载了配置数据，则由各种可编程电路块执行的特定操作以及可编程IC的可编程电路块之间的连通性由配置存储器单元的集体状态来限定。
技术实现思路
在一个或多个实施例中，设备可以包括多个数据处理引擎。每个数据处理引擎可以包括核心和存储器模块。每个核心可以...
【技术保护点】
1.一种设备，包括：/n多个数据处理引擎；/n其中每个数据处理引擎包括核心和存储器模块；/n其中所述多个数据处理引擎被组织在多个行中；/n其中每个核心被配置为通过对所述多个数据处理引擎中的其他相邻的数据处理引擎中的所述存储器模块的共享的访问，来与所述相邻的数据处理引擎通信。/n
【技术特征摘要】
【国外来华专利技术】20180403 US 15/944,1601.一种设备，包括：
多个数据处理引擎；
其中每个数据处理引擎包括核心和存储器模块；
其中所述多个数据处理引擎被组织在多个行中；
其中每个核心被配置为通过对所述多个数据处理引擎中的其他相邻的数据处理引擎中的所述存储器模块的共享的访问，来与所述相邻的数据处理引擎通信。
2.根据权利要求1所述的设备，其中每个数据处理引擎中的所述存储器模块包括存储器、以及到所述存储器的多个存储器接口，其中所述多个存储器接口中的第一存储器接口被耦合到相同的数据处理引擎内的所述核心，并且所述多个存储器接口中的每个其它存储器接口被耦合到所述多个数据处理引擎中的不同的数据处理引擎的核心。
3.根据权利要求2所述的设备，其中所述多个数据处理引擎还被组织在多个列中，其中所述列中的所述多个数据处理引擎的所述核心被对准，并且所述列中的所述多个数据处理引擎的所述存储器模块被对准。
4.根据权利要求3所述的设备，其中选择的数据处理引擎的存储器模块包括：
第一存储器接口，被耦合到紧接在所选择的数据处理引擎上方的数据处理引擎的核心；
第二存储器接口，被耦合到所选择的数据处理引擎内的核心；
第三存储器接口，被耦合到紧邻所选择的数据处理引擎的数据处理引擎的核心；以及
第四存储器接口，被耦合到紧接在所选择的数据处理引擎下方的数据处理引擎的核心。
5.根据权利要求3所述的设备，其中选择的数据处理引擎被配置为经由对存储器模块的共享的访问，与所述多个数据处理引擎中的至少十个数据处理引擎的组通信。
6.根据权利要求5所述的设备，其中所述组的至少两个数据处理引擎被配置为访问所述多个数据处理引擎中的至少十个数据处理引擎的所述组的不止一个存储器模块。
7.根据权利要求2所述的设备，其中数据处理引擎的所述多个行包括：
第一行，包括所述多个数据处理引擎的第一子集；以及
第二行，包括所述多个数据处理引擎的第二子集，其中所述第二行的每个数据处理引擎的定向相对于所述第一行的每个数据处理引擎的定向而水平地反转。
8.根据权利要求7所述的设备，其中选择的数据处理引擎的存储器模块包括：
第一存储器接口，被耦合到紧接在所选择的数据处理引擎上方的数据处理引擎的核心；
第二存储器接口，被耦合到所选择的数据处理引擎内的核心；
第三存储器接口，被耦合到紧邻所选择的数据处理引擎的数据处理引擎的核心；以及
第四存储器接口，被耦合到紧接在所选择的数据处理引擎上...
【专利技术属性】
技术研发人员：J·J·诺古拉·塞拉，G·H·比尔斯基，J·兰格，B·奥兹古尔，T·图安，R·L·瓦尔克，R·D·维蒂格，K·A·维塞斯，C·H·迪克，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。