一种浮点数FIR数字滤波器及其设计方法技术

本发明专利技术公开了一种浮点数FIR数字滤波器及其设计方法，属于高压脉冲电源系统中数字信号处理技术领域。该滤波器包括待滤波数据存储模块、滤波器系数存储模块、浮点数转换模块、先进先出存储器模块、存储器控制模块、第一随机存储器、第二随机存储器、浮点数乘累加模块。能够实现基于浮点数运算的FIR数字滤波器，使其滤波结果精度能够达到MATLAB计算的理论值的精度，相比传统的定点数滤波器引入量化误差大大减小，同时能够对在高压脉冲电源系统中采集到的收到高频干扰的信号进行低通滤波，为后续对信号的监测分析奠定基础。

【技术实现步骤摘要】
一种浮点数FIR数字滤波器及其设计方法
本专利技术属于高压脉冲电源系统中数字信号处理
，具体涉及一种浮点数FIR数字滤波器及其设计方法。
技术介绍
对于高压脉冲电源系统来说，因为开关回路中大功率开关管的负载就是高频变压器初级线圈，它是一个感性的负载，在大功率开关管通、断时，高频变压器的初级两端都会出现尖峰噪声。在工作过程中产生的高电流变化率和高电压变化率，它们的浪涌电流和尖峰电压形成了干扰源，因电源系统内部的电压、电流等模拟量信号极易遭受高频干扰，从而导致信号波形参杂大量高频杂波，使得采集到的模拟量数据频繁跳动，甚至采集到错误的数据，这对信号的监测分析造成了困难，因此在采集系统中进行数字滤波设计，对采集到的信号进行低通滤波是十分必要的。FPGA(fieldprogrammablegatearray可编程逻辑门阵列)具有集成度高、编译灵活、并行运算处理高效等优点，其从硬件电路设计层面可以简化电路复杂程度，去除电路中冗余逻辑控制电路元件，从而能够降低电路设计的开发困难及缩短开发周期，并且FPGA内部自带功能强大的数字信号处理IP核(知本文档来自技高网...

【技术保护点】
1.一种浮点数FIR数字滤波器，该滤波器包括待滤波数据存储模块、滤波器系数存储模块、浮点数转换模块、先进先出存储器模块、存储器控制模块、第一随机存储器、第二随机存储器、浮点数乘累加模块；/n所述待滤波数据存储模块为只读存储器模块或者AD数据采集模块，用于存储待滤波数据，并将待滤波数据发送给浮点数转换模块；/n所述滤波器系数存储模块，用于存储滤波器系数，并将滤波器系数发送给浮点数转换模块；/n所述浮点数转换模块，将待滤波数据转换为浮点数格式待滤波数据、然后发送给先进先出存储器模块，将滤波器系数转换为浮点数格式滤波器系数、然后发送给第二随机存储器；/n所述先进先出存储器模块，用于使浮点数格式待滤波...

【技术特征摘要】
1.一种浮点数FIR数字滤波器，该滤波器包括待滤波数据存储模块、滤波器系数存储模块、浮点数转换模块、先进先出存储器模块、存储器控制模块、第一随机存储器、第二随机存储器、浮点数乘累加模块；
所述待滤波数据存储模块为只读存储器模块或者AD数据采集模块，用于存储待滤波数据，并将待滤波数据发送给浮点数转换模块；
所述滤波器系数存储模块，用于存储滤波器系数，并将滤波器系数发送给浮点数转换模块；
所述浮点数转换模块，将待滤波数据转换为浮点数格式待滤波数据、然后发送给先进先出存储器模块，将滤波器系数转换为浮点数格式滤波器系数、然后发送给第二随机存储器；
所述先进先出存储器模块，用于使浮点数格式待滤波数据的相位与浮点数格式滤波器系数相位一致，并将浮点数格式待滤波数据发送到第一随机存储器；
所述存储器控制模块，用于控制第一随机存储器、第二随机存储器的地址读写；
所述第一随机存储器，用于存储浮点数格式待滤波数据，然后将浮点数格式待滤波数据发送给浮点数乘累加模块；所述第二随机存储器，用于存储浮点数格式滤波系数，然后将浮点数格式滤波系数发送给浮点数乘累加模块；
所述浮点数乘累加模块，用于对浮点数格式待滤波数据和浮点数格式滤波器系数进行乘累加运算，输出滤波后数据。


2.如权利要求1所述的一种浮点数FIR数字滤波器，其特征在于，所述浮点数转换模块，包括取绝对值模块、十进制小数转二进制模块、指数提取模块、位拼接模块；
所述取绝对值模块，接收十进制待滤波数据整数部分，然后将整数部分的绝对值发送给指数提取模块，将符号位发送给位拼接模块；所述十进制小数转二进制模块，接收十进制待滤波数据小数部分，并将其转换为二进制，然后发送到指数提取模块以及位拼接模块；所述指数提取模块对接收的绝对值以及二进制小数进行指数提...

【专利技术属性】
技术研发人员：马春光，陈元，鄢然，周逸，吕洪光，罗勇，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51