一种系统级芯片SoC及适用于SoC的数据处理方法技术方案

本发明专利技术提供了一种系统级芯片SoC及适用于SoC的数据处理方法，包括：位于第一总线的外设单元和第一直接内存访问控制器DMAC；位于第二总线的神经网络处理器NPU、静态随机存取存储器SRAM和第二直接内存访问控制器DMAC；第一总线与第二总线通过异步桥连接，第一总线的数据位宽小于第二总线的数据位宽；第二总线的读通道与写通道分离。上述方案中通过加入了一个专门用于数据计算的NPU，可以提高数据处理的效率；在第一总线的基础上加入了第二总线，通过访问不同的总线缓解了每条总线的压力，同时又由于第二总线中读通道与写通道分离、数据位宽更大的特点，大幅度提高了DMAC搬运数据的效率，提高了总线的性能。

【技术实现步骤摘要】
一种系统级芯片SoC及适用于SoC的数据处理方法
本专利技术涉及集成电路数据处理领域，尤其涉及一种系统级芯片SoC及适用于SoC的数据处理方法。
技术介绍
随着集成电路工艺水平的提高，芯片也朝着高速、多功能、低电压、低功耗、便携、高可靠性系统化方向发展。系统级芯片SoC(systemonchip)也由此应运而生。所谓SoC芯片是指在单一芯片上集成数字和模拟混合器、信号采集和转换、I/O接口、存储器、MCU和DSP等具有系统功能的IC。SoC芯片由于其片内资源丰富，集成度高，体积小，使用灵活性大等优点，成为了IC设计界的焦点。随着深度学习技术的发展，越来越多的公司将SoC芯片应用于数据处理领域。例如语音识别领域，通过具有语音识别功能的SoC芯片，即可与机器进行语音交流，让机器明白你说什么。例如在车联网中，只需人员口述即可设置目的地直接导航。例如图像识别领域，通过具有人脸识别功能的SoC芯片，就可以进行安全检查、身份核验或移动支付；通过具有商品识别功能的SoC芯片，就可以应用在商品流通过程中，特别是无人货架、智能零售柜等无人零售领域；通过对输入的视频画面进行识别、检测、分析，得出目标轨迹或检测目标对象，可用于监控系统，路况识别等领域。可以看出，这也对SoC芯片的架构设计和性能提出了更高的要求。因而，如何设计出具有高数据处理效率的SoC芯片是亟需解决的技术问题。
技术实现思路
本专利技术实施例提供一种系统级芯片SoC及适用于SoC的数据处理方法，用以解决现有SoC芯片处理数据效率慢的技术问题。本专利技术实施例提供一种系统级芯片SoC，该SoC芯片包括：位于第一总线的外设单元和第一直接内存访问控制器DMAC；位于第二总线的神经网络处理器NPU、静态随机存取存储器SRAM和第二直接内存访问控制器DMAC；所述第一总线与所述第二总线通过异步桥连接，所述第一总线的数据位宽小于所述第二总线的数据位宽；所述第二总线的读通道与写通道分离；所述外设单元，用于采集第一数据并输出第二数据；所述第一DMAC，用于将所述第一数据从所述外设单元搬迁至所述SRAM及将所述第二数据从所述SRAM搬迁至所述外设单元；所述NPU，用于对所述第一数据进行处理，得到所述第二数据；所述SRAM，用于存储所述第一数据和所述第二数据；所述第二DMAC，用于将所述第一数据从所述SRAM搬迁至所述NPU及将所述第二数据从所述NPU搬迁至所述SRAM。在SoC芯片中加入了一个专门用于数据计算的NPU，可以更加高效地完成数据处理所需要的运算，提高了数据处理的效率；通过引入两种总线，NPU在运算时通过第二总线读取指令和数据，外设单元采集的第一数据通过第一总线进行搬迁，通过访问不同的总线缓解了每条总线的压力，同时又由于第二总线中读通道与写通道分离、数据位宽更大的特点，大幅度提了高搬运数据的效率，解决了同时工作时总线易拥堵的问题；最后，在两条总线上分别设置DMAC进行数据的搬运，两个DMAC协同工作，密切配合，有效地提高了数据的搬运效率。可选地，所述第二总线的运行频率与所述NPU的运行频率相同，且大于所述第一总线的运行频率。本方案中的NPU与第二总线采用同一个时钟，运行频率相同，可以让NPU与第二总线运行在一个较高的频率下，提高NPU的数据处理效率；而第一总线与第一总线上的外设单元则可以保持在一个较低的频率上，使电路的时序容易收敛。可选地，所述SoC芯片中还包括位于所述第二总线上的中央处理器CPU和位于所述第一总线上的闪存flash控制器；所述CPU，用于通过所述flash控制器读取运行代码，并触发所述NPU运行所述运行代码；所述flash控制器，用于获取所述运行代码。通过CPU读取运行代码，并触发所述NPU运行所述运行代码，可以使得NPU基于CPU读取的代码对数据进行运算，避免NPU再次通过flash控制器读取运行代码，浪费计算资源的同时，造成第一总线的拥堵。可选地，所述NPU中包括单片机MCU、运算加速模块MCA、快速傅里叶变换模块FFT和紧耦合内存TCM；所述MCU，用于配置所述MCA和所述FFT对所述第一数据的运算，用于配置所述第一DMAC和所述第二DMAC进行数据搬迁；所述MCA和所述FFT，用于对所述第一数据进行处理，得到所述第二数据；所述TCM，用于存储所述运行代码、所述第一数据和所述第二数据。本专利技术中加入的NPU的运行主要依靠MCU控制，MCU在运行代码后，配置所述第一DMAC和所述第二DMAC将数据搬迁至TCM，同时配置MCA与FFT对第一数据的运算，二者同时进行，提高了数据处理的效率；同时MCA与FFT是专门用于神经网络各类基本运算的模块，这种专用模块的运算效率要高于CPU内部的DSP。所述TCM，将所述运行代码、所述第一数据和所述第二数据进行存储，方便所述MCA和所述FFT对所述运行代码、所述第一数据和所述第二数据的读取，避免到外部的SRAM中读取降低数据访问效率。可选地，所述MCA，用于通过第一接口从所述TCM中获取所述第一数据并进行处理；所述FFT，用于通过所述第二总线从所述TCM中获取所述第一数据并进行处理。所述MCA通过专用接口访问TCM中的数据，不必绕到外部的第二总线上，提高了数据的访问效率。所述FFT的运行频率较低，通过异步桥连接所述第二总线，通过所述第二总线从所述TCM中获取所述第一数据并进行处理，有利于时序的收敛。可选地，所述第二总线的数据通道与控制通道分离。如此，当多个类似于CPU、DMAC等具有数据访问功能的部件同时访问第二总线时，不会造成总线拥堵，有利于数据处理效率的提高。本专利技术实施例提供的一种适用于系统级芯片SoC的数据处理方法，该方法包括：位于第一总线的第一DMAC将外设单元采集的第一数据搬迁至位于第二总线上的SRAM；位于所述第二总线的第二DMAC将所述第一数据从所述SRAM搬迁至位于所述第二总线上的NPU；所述NPU对所述第一数据进行处理，得到第二数据；所述第二DMAC将所述第二数据从所述NPU中搬迁至所述SRAM；所述第一DMAC将所述第二数据从所述SRAM搬迁至所述外设单元；所述外设单元将所述第二数据输出；其中，所述第一总线与所述第二总线通过异步桥连接，所述第一总线的数据位宽小于所述第二总线的数据位宽；所述第二总线的读通道与写通道分离。可选地，所述第二总线的运行频率与所述NPU的运行频率相同，且大于所述第一总线的运行频率。可选地，在位于第一总线的第一DMAC将外设单元采集的第一数据搬迁至位于第二总线上的SRAM之前，还包括：CPU通过flash控制器读取运行代码，并将所述运行代码搬迁到所述SRAM中；所述CPU触发所述NPU运行所述运行代码。可选地，所述数据处理方法还包括：所述NPU中的MCU，配置所述第一DMAC和所述第二DMAC进本文档来自技高网...

【技术保护点】
1.一种系统级芯片SoC，其特征在于，包括：/n位于第一总线的外设单元和第一直接内存访问控制器DMAC；位于第二总线的神经网络处理器NPU、静态随机存取存储器SRAM和第二直接内存访问控制器DMAC；所述第一总线与所述第二总线通过异步桥连接，所述第一总线的数据位宽小于所述第二总线的数据位宽；所述第二总线的读通道与写通道分离；/n所述外设单元，用于采集第一数据并输出第二数据；/n所述第一DMAC，用于将所述第一数据从所述外设单元搬迁至所述SRAM及将所述第二数据从所述SRAM搬迁至所述外设单元；/n所述NPU，用于对所述第一数据进行处理，得到所述第二数据；/n所述SRAM，用于存储所述第一数据和所述第二数据；/n所述第二DMAC，用于将所述第一数据从所述SRAM搬迁至所述NPU及将所述第二数据从所述NPU搬迁至所述SRAM。/n

【技术特征摘要】
1.一种系统级芯片SoC，其特征在于，包括：
位于第一总线的外设单元和第一直接内存访问控制器DMAC；位于第二总线的神经网络处理器NPU、静态随机存取存储器SRAM和第二直接内存访问控制器DMAC；所述第一总线与所述第二总线通过异步桥连接，所述第一总线的数据位宽小于所述第二总线的数据位宽；所述第二总线的读通道与写通道分离；
所述外设单元，用于采集第一数据并输出第二数据；
所述第一DMAC，用于将所述第一数据从所述外设单元搬迁至所述SRAM及将所述第二数据从所述SRAM搬迁至所述外设单元；
所述NPU，用于对所述第一数据进行处理，得到所述第二数据；
所述SRAM，用于存储所述第一数据和所述第二数据；
所述第二DMAC，用于将所述第一数据从所述SRAM搬迁至所述NPU及将所述第二数据从所述NPU搬迁至所述SRAM。


2.如权利要求1所述的SoC，其特征在于，
所述第二总线的运行频率与所述NPU的运行频率相同，且大于所述第一总线的运行频率。


3.如权利要求1所述的SoC，其特征在于，还包括位于所述第二总线上的中央处理器CPU和位于所述第一总线上的闪存flash控制器；
所述CPU，用于通过所述flash控制器读取运行代码，并触发所述NPU运行所述运行代码；
所述flash控制器，用于获取所述运行代码。


4.如权利要求1至3中任一项所述的SoC，其特征在于，所述NPU中包括单片机MCU、运算加速模块MCA、快速傅里叶变换模块FFT和紧耦合内存TCM；
所述MCU，用于配置所述MCA和所述FFT对所述第一数据的运算，用于配置所述第一DMAC和所述第二DMAC进行数据搬迁；
所述MCA和所述FFT，用于对所述第一数据进行处理，得到所述第二数据；
所述TCM，用于存储运行代码、所述第一数据和所述第二数据。


5.如权利要求4所述的SoC，其特征在于，
所述MCA，用于通过第一接口从所述TCM中获取所述第一数据并...

【专利技术属性】
技术研发人员：朱文清，魏进，李金亭，
申请(专利权)人：青岛信芯微电子科技股份有限公司，
类型：发明
国别省市：山东;37