【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为基本半导体器件之一目前正被广泛应用。所以随着半导体器件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统平面晶体管对沟道电流的控制能力变弱，出现短沟道效应，引起漏电流增大，最终影响半导器件的电学性能。为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。然而，随着半导体器件尺寸的不断缩小，相邻鳍式场效应晶体管之间的距离也随之缩小。为了防止相邻鳍式场效应晶体管出现相连(merge)的现象，现有技术引入了单扩散隔断(sin...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底以及分立于所述衬底上的鳍部，所述鳍部露出的衬底上形成有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，其中，沿所述鳍部的延伸方向上，相邻所述鳍部和隔离层围成隔离槽；/n形成阻挡层，所述阻挡层至少位于所述隔离槽的侧壁上；/n形成所述阻挡层后，形成栅极结构，所述栅极结构包括第一栅极结构和第二栅极结构，所述第一栅极结构横跨鳍部且覆盖所述鳍部的部分顶部和部分侧壁，所述第二栅极结构位于所述隔离槽底部的隔离层上；/n在所述第一栅极结构两侧的鳍部内形成源漏掺杂层。/n
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底以及分立于所述衬底上的鳍部，所述鳍部露出的衬底上形成有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，其中，沿所述鳍部的延伸方向上，相邻所述鳍部和隔离层围成隔离槽；
形成阻挡层，所述阻挡层至少位于所述隔离槽的侧壁上；
形成所述阻挡层后，形成栅极结构，所述栅极结构包括第一栅极结构和第二栅极结构，所述第一栅极结构横跨鳍部且覆盖所述鳍部的部分顶部和部分侧壁，所述第二栅极结构位于所述隔离槽底部的隔离层上；
在所述第一栅极结构两侧的鳍部内形成源漏掺杂层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的步骤中，所述阻挡层还形成于所述隔离槽的底部上；
形成所述第二栅极结构的步骤中，所述第二栅极结构位于所述隔离槽底部的阻挡层上。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的步骤包括：形成保形覆盖所述基底的阻挡材料层；形成掩膜层，所述掩膜层填充于所述隔离槽内且覆盖所述隔离槽的侧壁；去除所述掩膜层露出的阻挡材料层，剩余所述阻挡材料层作为所述阻挡层；
形成所述阻挡层后，还包括：去除所述掩膜层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的步骤中，所述阻挡层还位于靠近所述隔离槽一侧的鳍部顶部的拐角处。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，沿所述鳍部的延伸方向上，被所述阻挡层覆盖的鳍部顶部的宽度为10埃米至60埃米。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述栅极结构之后，形成所述源漏掺杂层之前，还包括：在所述栅极结构的侧壁上形成侧墙，其中，所述第二栅极结构侧壁上的侧墙还覆盖位于所述鳍部顶部上的阻挡层；
形成所述源漏掺杂层的步骤中，在所述第一栅极结构侧壁上的侧墙两侧的鳍部内形成源漏掺杂层。
7.如权利要求3所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述阻挡材料层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述阻挡层之前，还包括：形成保形覆盖所述基底的应力缓冲膜；
形成所述阻挡层的步骤中，所述阻挡层形成于部分所述应力缓冲膜上；
形成所述阻挡层之后，形成所述栅极结构之前，还包括：去除所述阻挡层露出...
【专利技术属性】
技术研发人员：赵海，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。