像素电路、显示面板及其制造方法、显示装置制造方法及图纸

本公开提供一种像素电路，包括：输入单元，被配置为：根据扫描信号和数据信号输出输入信号；存储单元，被配置为：根据所述输入信号生成控制信号；存储所述控制信号；以及，在显示画面静止时，向驱动单元提供所述控制信号；驱动单元，被配置为：根据所述控制信号驱动像素电极；其中，所述存储单元中的晶体管均为N型晶体管。本公开还提供了一种显示面板及其制造方法、显示装置。本公开提供的像素电路、显示面板及其制造方法、显示装置，能在一定程度上简化显示面板的工艺制程。

【技术实现步骤摘要】
像素电路、显示面板及其制造方法、显示装置
本公开涉及显示
，尤其涉及一种像素电路、显示面板及其制造方法、显示装置。
技术介绍
像素存储(MemoryinPixel，简称MIP)电路，一般由N型晶体管和P型晶体管构成，而P型晶体管需要采用低温多晶硅(LowTemperaturePoly-Silicon，简称LTPS)工艺进行制作，制程复杂。
技术实现思路
有鉴于此，本公开实施例的目的在于提出一种像素电路、显示面板及其制造方法、显示装置，以在一定程度上解决上述的问题。基于上述目的，本公开实施例的第一方面，提供了一种像素电路，包括：输入单元，被配置为：根据扫描信号和数据信号输出输入信号；存储单元，被配置为：根据所述输入信号生成控制信号；存储所述控制信号；以及，在显示画面静止时，向驱动单元提供所述控制信号；驱动单元，被配置为：根据所述控制信号驱动像素电极；其中，所述存储单元中的晶体管均为N型晶体管。可选地，所述晶体管为N型金属氧化物半导体场效应晶体管。可选地，所述存储单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的第一极连接第一电压信号端，所述第一晶体管的第二极和控制极均连接第一节点；所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极连接第二电压信号端，所述第二晶体管的控制极连接第二节点；所述第三晶体管的第一极和控制极均连接所述第一电压信号端，所述第三晶体管的第二极连接所述第二节点；<br>所述第四晶体管的第一极连接所述第二节点，所述第四晶体管的第二极连接所述第二电压信号端，所述第四晶体管的控制极连接所述第一节点。可选地，所述输入单元包括第五晶体管；所述第五晶体管的控制极连接扫描信号端，所述扫描信号端用于接收所述扫描信号；所述第五晶体管的第一极连接数据信号端，所述数据信号端用于接收所述数据信号；所述第五晶体管的第二极连接所述第一节点。可选地，所述驱动单元包括第六晶体管、第七晶体管和电容；所述第六晶体管的控制极连接所述第二节点，所述第六晶体管的第一极连接第一输入信号端，所述第六晶体管的第二极连接第三节点；所述第七晶体管的控制极连接所述第一节点，所述第七晶体管的第一极连接所述第三节点，所述第七晶体管的第二极连接第二输入信号端；所述电容的第一端连接第三电压信号端，所述电容的第二端连接所述第三节点；其中，所述第一输入信号端用于接收第一输入信号，所述第二输入信号端用于接收第二输入信号，所述第三节点的电压用于驱动所述像素电极。可选地，所述第一电压信号端用于接收第一电压信号，所述第二电压信号端用于接收第二电压信号，所述第三电压信号端用于接收第三电压信号；所述第一电压信号为高电平信号，所述第二电压信号为低电平信号；所述第一输入信号与所述第三电压信号电压相同，所述第二输入信号与所述第三电压信号电压相反。本公开实施例的第二方面，提供了一种显示面板，包括所述的像素电路。本公开实施例的第三方面，提供了一种显示装置，包括所述的显示面板。可选地，所述显示装置为可穿戴设备。本公开实施例的第四方面，提供了一种所述的显示面板的制造方法，包括：在同一制程中，制造所述显示面板的像素电路中的N型晶体管。可选地，若所述晶体管为N型金属氧化物半导体场效应晶体管，则制造所述显示面板的像素电路中的N型晶体管，包括：采用非晶硅材料和/或氧化物材料，制造所述显示面板的像素电路中的N型金属氧化物半导体场效应晶体管。从上面所述可以看出，本公开实施例提供的像素电路、显示面板及其制造方法、显示装置，其存储单元中的晶体管均为N型晶体管，可简化工艺制程且电路结构简单。附图说明为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了一种像素存储电路的示意图；图2示出了一种像素存储电路的具体电路结构示意图；图3示出了本公开实施例提供的一种像素电路的示意图；图4示出了本公开实施例提供的一种像素电路的具体电路结构示意图。具体实施方式为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。需要说明的是，除非另外定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。本公开实施例提供了一种像素电路，所述像素电路包括：输入单元，被配置为：根据扫描信号和数据信号输出输入信号；存储单元，被配置为：根据所述输入信号生成控制信号；存储所述控制信号；以及，在显示画面静止时，向驱动单元提供所述控制信号；驱动单元，被配置为：根据所述控制信号驱动像素电极；其中，所述存储单元中的晶体管均为N型晶体管。本实施例提供的像素电路，其存储单元中的晶体管均为N型晶体管，可简化工艺制程且电路结构简单。图1示出了一种像素存储(MIP)电路的示意图。MIP电路可应用于可穿戴设备等低频设备上，在画面静止时，由存储单元给像素电极提供驱动信号，能够降低显示设备的功耗。一般地，如图1所示，MIP电路由存储电路和驱动电路两个部分组成，存储电路用于存储数据信号(data)，驱动电路用于控制像素电极信号。可选地，所述存储电路可采用静态随机存取存储器(StaticRandom-AccessMemory，简称SRAM)电路，所述驱动电路用于驱动液晶显示器的像素电极。图2示出了一种像素存储电路的具体电路结构示意图。如图2所示，所述像素存储电路包括2个P型晶体管和5个N型晶体管，其中，P型晶体管需要采用LTPS工艺制作。图2所示的像素存储电路的工作原理简要介绍如下。扫描信号Gate为高电平时，晶体管M1’打开，数据信号Data为高电平时，Q点为高电位，晶体管M4’关断，晶体管M5’打开，此时点与第二电压信号VSS导通，因此点被置为低电位，晶体管M2’打开，晶体管M3’关断，在该状态下，Q点与第一电压信号VDD导通进而保持高电位，点保持低电位，晶体管M6’关断，晶体本文档来自技高网...

【技术保护点】
1.一种像素电路，包括：/n输入单元，被配置为：根据扫描信号和数据信号输出输入信号；/n存储单元，被配置为：根据所述输入信号生成控制信号；存储所述控制信号；以及，在显示画面静止时，向驱动单元提供所述控制信号；/n驱动单元，被配置为：根据所述控制信号驱动像素电极；/n其中，所述存储单元中的晶体管均为N型晶体管。/n

【技术特征摘要】
1.一种像素电路，包括：
输入单元，被配置为：根据扫描信号和数据信号输出输入信号；
存储单元，被配置为：根据所述输入信号生成控制信号；存储所述控制信号；以及，在显示画面静止时，向驱动单元提供所述控制信号；
驱动单元，被配置为：根据所述控制信号驱动像素电极；
其中，所述存储单元中的晶体管均为N型晶体管。


2.根据权利要求1所述的像素电路，其中，所述晶体管为N型金属氧化物半导体场效应晶体管。


3.根据权利要求1所述的像素电路，其中，所述存储单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；
所述第一晶体管的第一极连接第一电压信号端，所述第一晶体管的第二极和控制极均连接第一节点；
所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极连接第二电压信号端，所述第二晶体管的控制极连接第二节点；
所述第三晶体管的第一极和控制极均连接所述第一电压信号端，所述第三晶体管的第二极连接所述第二节点；
所述第四晶体管的第一极连接所述第二节点，所述第四晶体管的第二极连接所述第二电压信号端，所述第四晶体管的控制极连接所述第一节点。


4.根据权利要求3所述的像素电路，其中，所述输入单元包括第五晶体管；
所述第五晶体管的控制极连接扫描信号端，所述扫描信号端用于接收所述扫描信号；
所述第五晶体管的第一极连接数据信号端，所述数据信号端用于接收所述数据信号；
所述第五晶体管的第二极连接所述第一节点。


5.根据权利要求3所述的像素电路，其中，所述驱动单元包括第六晶体管、第七晶体管和电容；
所述第...

【专利技术属性】
技术研发人员：王书锋，徐红巧，许金波，胡静，石跃，储浩，杨丽，房凯迪，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34