半导体装置制造方法及图纸

提供一种低功耗且能够稳定工作的半导体装置。包括具有沟道形成区中含有氧化物半导体的晶体管的电路结构的逻辑电路。逻辑电路是2输入2输出的二线式逻辑电路。构成逻辑电路的晶体管分别具有栅极及背栅极。输入端子与电连接到提供高电源电位的布线的晶体管的栅极和背栅极中的一方电连接。输出端子与电连接到提供高电源电位的布线的晶体管的栅极和背栅极中的另一方电连接。输出端子与电连接到提供低电源电位的布线的晶体管的源极和漏极中的一方电连接。电连接到提供低电源电位的布线电连接的晶体管的栅极或背栅极与输入端子电连接。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术的一个方式涉及一种半导体装置。另外，本专利技术的一个方式涉及一种半导体装置。注意，本专利技术的一个方式不局限于上述
本说明书等所公开的专利技术的
涉及一种物体、方法或制造方法。另外，本专利技术的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(compositionofmatter)。注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。显示装置、发光装置、存储装置、电光装置、蓄电装置、控制系统、半导体电路及电子设备有时包括半导体装置。
技术介绍
沟道形成区由金属氧化物(也称为氧化物半导体)构成的晶体管(OS晶体管)在关闭时流过的泄漏电流(关态电流)极小，所以被期待用于面向低功耗的逻辑电路。例如，专利文献1提出一种由为n沟道型晶体管的OS晶体管构成的单极反相器电路。[先行技术文献][专利文献][专利文献1]美国专利申请公开第2011/84731号说明书
技术实现思路
专利技术所要解决的技术问题当仅由n沟道型晶体管构成逻辑电路时，会出现输出电压下降相当于阈值电压大小的电压的问题。另外，由于为电源线间流过贯通电流的结构，所以会出现功耗增大的问题。另外，在沟道形成区由硅构成的晶体管(Si晶体管)中，构成逻辑电路的晶体管暴露在高温中时电特性发生变动。电特性变动会引起晶体管的开/关比下降，因此会出现无法维持正常的电路工作的问题。鉴于上述各种问题，本专利技术的一个方式的目的之一是提供一种可靠性优异的半导体装置。另外，本专利技术的一个方式的目的之一是提供一种低功耗化上优异的半导体装置。注意，这些目的的记载不妨碍其他目的的存在。注意，本专利技术的一个方式并不需要实现所有上述目的。除上述目的外的目的从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。解决技术问题的手段一种半导体装置，包括：第一输入端子及第二输入端子；第一输出端子及第二输出端子；第一布线及第二布线；以及第一至第四晶体管。其中，第一晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第二输出端子电连接，第二晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第一输出端子电连接，第三晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第一输出端子电连接，源极和漏极中的另一方与第二布线电连接，并且，第四晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二输出端子电连接，源极和漏极中的另一方与第二布线电连接。一种半导体装置，包括：第一输入端子及第二输入端子；第一输出端子及第二输出端子；第一至第三布线；以及第一至第八晶体管。其中，第一晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第二晶体管的栅极及背栅极电连接，第二晶体管的源极和漏极中的一方与第二布线电连接，源极和漏极中的另一方与第二输出端子电连接，第三晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第四晶体管的栅极及背栅极电连接，第四晶体管的源极和漏极中的一方与第二布线电连接，源极和漏极中的另一方与第一输出端子电连接，第五晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第四晶体管的栅极及背栅极电连接，源极和漏极中的另一方与第三布线电连接，第六晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第一输出端子电连接，源极和漏极中的另一方与第三布线电连接，第七晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二晶体管的栅极及背栅极电连接，源极和漏极中的另一方与第三布线电连接，并且，第八晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二输出端子电连接，源极和漏极中的另一方与第三布线电连接。在本专利技术的一个方式的半导体装置中，优选提供到第一布线的第一电位比提供到第二布线的第二电位高。在本专利技术的一个方式的半导体装置中，优选第一至第四晶体管的沟道形成区含有金属氧化物。在本专利技术的一个方式的半导体装置中，优选第一至第八晶体管的沟道形成区含有金属氧化物。在本专利技术的一个方式的半导体装置中，优选金属氧化物至少含有In(铟)或Zn(锌)。在本专利技术的一个方式的半导体装置中，优选金属氧化物含有Ga(镓)。一种半导体装置，包括：多个开关电路；以及多个逻辑电路，其中，逻辑电路包括：第一输入端子及第二输入端子；第一输出端子及第二输出端子；第一至第三布线；以及第一至第八晶体管。其中，第一晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第二晶体管的栅极及背栅极电连接，第二晶体管的源极和漏极中的一方与第二布线电连接，源极和漏极中的另一方与第二输出端子电连接，第三晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第四晶体管的栅极及背栅极电连接，第四晶体管的源极和漏极中的一方与第二布线电连接，源极和漏极中的另一方与第一输出端子电连接，第五晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第四晶体管的栅极及背栅极电连接，源极和漏极中的另一方与第三布线电连接，第六晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第一输出端子电连接，源极和漏极中的另一方与第三布线电连接，第七晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二晶体管的栅极及背栅极电连接，源极和漏极中的另一方与第三布线电连接，并且，第八晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二输出端子电连接，源极和漏极中的另一方与第三布线电连接。在本专利技术的一个方式的半导体装置中，优选提供到第一布线的第一电位比提供到第二布线的第二电位高。在本专利技术的一个方式的半导体装置中，优选第一至第八晶体管的沟道形成区含有金属氧化物。在本专利技术的一个方式的半导体装置中，优选开关电路包括晶体管，并且晶体管的沟道形成区含有金属氧化物。在本专利技术的一个方式的半导体装置中，优选通过使多个开关电路中的任一个变为非导通状态可以保持对应于逻辑电路内保持的数据的电位。在本专利技术的一个方式的半导体装置中，优选金属氧化物至少含有In(铟)或Zn(锌)。在本专利技术的一个方式的半导体装置中，优选金属氧化物含有Ga(镓)。注意，本专利技术的其他方式记载于下面所述的实施方式中的说明及附图中。专利技术效果根据本专利技术的一个方式可以提供一种可靠性优异的半导体装置。另外，根据本发本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n第一输入端子及第二输入端子；/n第一输出端子及第二输出端子；/n第一布线及第二布线；以及/n第一至第四晶体管，/n其中，所述第一晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第二输出端子电连接，/n所述第二晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第一输出端子电连接，/n所述第三晶体管的栅极及背栅极与所述第一输入端子电连接，源极和漏极中的一方与所述第一输出端子电连接，源极和漏极中的另一方与所述第二布线电连接，/n并且，所述第四晶体管的栅极及背栅极与所述第二输入端子电连接，源极和漏极中的一方与所述第二输出端子电连接，源极和漏极中的另一方与所述第二布线电连接。/n

【技术特征摘要】
【国外来华专利技术】20180420 JP 2018-081075;20180427 JP 2018-0859161.一种半导体装置，包括：
第一输入端子及第二输入端子；
第一输出端子及第二输出端子；
第一布线及第二布线；以及
第一至第四晶体管，
其中，所述第一晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第二输出端子电连接，
所述第二晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第一输出端子电连接，
所述第三晶体管的栅极及背栅极与所述第一输入端子电连接，源极和漏极中的一方与所述第一输出端子电连接，源极和漏极中的另一方与所述第二布线电连接，
并且，所述第四晶体管的栅极及背栅极与所述第二输入端子电连接，源极和漏极中的一方与所述第二输出端子电连接，源极和漏极中的另一方与所述第二布线电连接。


2.一种半导体装置，包括：
第一输入端子及第二输入端子；
第一输出端子及第二输出端子；
第一至第三布线；以及
第一至第八晶体管，
其中，所述第一晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第二晶体管的栅极及背栅极电连接，
所述第二晶体管的源极和漏极中的一方与所述第二布线电连接，源极和漏极中的另一方与所述第二输出端子电连接，
所述第三晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第四晶体管的栅极及背栅极电连接，
所述第四晶体管的源极和漏极中的一方与所述第二布线电连接，源极和漏极中的另一方与所述第一输出端子电连接，
所述第五晶体管的栅极及背栅极与所述第一输入端子电连接，源极和漏极中的一方与所述第四晶体管的栅极及背栅极电连接，源极和漏极中的另一方与所述第三布线电连接，
所述第六晶体管的栅极及背栅极与所述第一输入端子电连接，源极和漏极中的一方与所述第一输出端子电连接，源极和漏极中的另一方与所述第三布线电连接，
所述第七晶体管的栅极及背栅极与所述第二输入端子电连接，源极和漏极中的一方与所述第二晶体管的栅极及背栅极电连接，源极和漏极中的另一方与所述第三布线电连接，
并且，所述第八晶体管的栅极及背栅极与所述第二输入端子电连接，源极和漏极中的一方与所述第二输出端子电连接，源极和漏极中的另一方与所述第三布线电连接。


3.根据权利要求2所述的半导体装置，
其中提供到所述第一布线的第一电位比提供到所述第二布线的第二电位高。


4.根据权利要求1所述的半导体装置，
其中所述第一至第四晶体管在沟道形成区含有金属氧化物。

【专利技术属性】
技术研发人员：石津贵彦，米田诚一，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本;JP