一种多路源缓冲器电路制造技术

本发明专利技术公开了一种多路源缓冲器电路，包括单个缓冲器电路和多个缓冲器电路；单个缓冲器电路包括MN4和MP4，MN4和MP4由3.3V以下的低压器件来实现；多个缓冲器电路包括由多个缓冲器电路共用的偏置电路，偏置电路分为两个部分组成：一部分由放大器A1，A2和A3，MOS管MNb，偏置电流IBN组成；另外一部分由放大器A4，A5和A6，MOS管MPb，偏置电流IBP组成。本发明专利技术通过采用低压器件，在相同面积的情况下，匹配性能可提高3到4倍，其次，通过采用新的偏置电路，可严格控制缓冲器输入级提供偏置电流器件的漏端和栅端的工作电压，保证每一个缓冲器的工作电压都相同，显著提高通道之间的一致性。

【技术实现步骤摘要】
一种多路源缓冲器电路
本专利技术涉及源缓冲器电路
，具体为一种多路源缓冲器电路。
技术介绍
在显示驱动芯片中，其中一个很重要的功能模块就是源驱动模块，如图1所示，源驱动模块的驱动部分(也叫源缓冲器电路)，是用模拟电路来实现的，用于驱动屏幕上的源级线路。根据显示分辨率的不同，源驱动的通道数会不同，但数量一般都是几百到几千的量级。如图2所示，是现有源缓冲器电路的轨到轨输入级电路示意图，其中MN1和MN2是NMOS输入差分对，MN3是NMOS偏置电路，MP1和MP2是PMOS输入差分对，MP3是PMOS偏置电路，所有器件均是5V或5V以上的器件，为了节省芯片面积，其中产生VN1和VP1的偏置电压的电路由多路缓冲器共用。按照缓冲器输出驱动电压范围的要求，源缓冲器电路基本上都是用工作电压在5V以上的器件来实现，这种实现方式目前存在着一些问题：第一个是5V或5V以上的器件之间匹配性能差，会导致通道之间的一致性差，其中一个解决的办法是增大器件的面积，但由于通道数量多这样会显著增加芯片的面积，进而增加芯片的成本。第二个是缓冲器通道数量几百到几千条，在芯片上两端通道之间的距离很远，芯片生产时造成的梯度会严重影响通道之间的一致性，进而严重影响显示屏的显示效果。如何在不明显增加芯片面积的情况下，提高缓冲器电路之间的一致性，进而提升显示屏的显示效果成为本领域技术人员需要迫切解决的问题。
技术实现思路
本专利技术的目的在于提供一种多路源缓冲器电路，在不明显增加芯片面积的情况下，提供一种显著提高缓冲器电路之间的一致性的电路，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案：一种多路源缓冲器电路，包括NMOS输入差分对MN1和MN2，NMOS偏置电路MN3，PMOS输入差分对MP1和MP2，PMOS偏置电路MP3；所述MN1、MN2和MN3，MP1、MP2和MP3均由5V或5V以上的器件来实现，还包括单个缓冲器电路和多个缓冲器电路；其中，单个缓冲器电路还包括MN4和MP4，MN4和MP4由3.3V以下的低压器件来实现，所述MN4的一端接地VSS，另一端与偏置电压VN1连接，与MN4连接的MN3上还连接有偏置电压VN2；所述MP4的一端接电源VDD，另一端与偏置电压VP1连接，与MP4连接的MP3上还连接有偏置电压VP2；多个缓冲器电路还包括由多个缓冲器电路共用的偏置电路，偏置电路分为两个部分组成：一部分由放大器A1，A2和A3，MOS管MNb，偏置电流IBN组成；另外一部分由放大器A4，A5和A6，MOS管MPb，偏置电流IBP组成；其中，A1、A3和MNb用于实现VN2的电压等于VREFN的电压,VN2根据VREFN的电压调节；A2作为一个电压缓冲器，用于驱动缓冲器1到N的MN14、MNn4器件的栅级，同时VN1的电压和MNb的栅级电压保持一致，MN14、MNn4的偏置电流通过偏置电流IBN调节大小；其中A4、A6和MPb用于实现VP2的电压等于VREFP的电压，VP2根据VREFP的电压调节；A5作为一个电压缓冲器，用于驱动缓冲器1到N的MP14、MPn4器件的栅级，同时VP1的电压和MPb的栅级电压保持一致，MP14、MPn4的偏置电流通过偏置电流IBP调节大小。更进一步地，每个缓冲器输入级提供偏置电流的器件的栅端和漏端的电压分别相等。更进一步地，每个缓冲器输入级提供偏置电流的器件由高压器件和低压器件组成，其中，MN14、MNn4、MP14、MPn4的工作电压和工作电流均通过控制偏置电路VREFN、VREFP、IBN、IBP进行调节。更进一步地，VREFN的电压为0.1V-0.5V的低压,VREFP的电压和电源电压相差0.1V-0.5V。与现有技术相比，本专利技术的有益效果是：1、本专利技术提供的一种多路源缓冲器电路，通过采用低压器件，在相同面积的情况下，匹配性能可提高3到4倍。2、本专利技术提供的一种多路源缓冲器电路，通过采用新的偏置电路，可严格控制缓冲器输入级提供偏置电流器件的漏端和栅端的工作电压，且保证每一个缓冲器的这部分的工作电压都相同，显著提高通道之间的一致性。附图说明图1为现有技术电路结构示意图；图2为现有源缓冲器输入级电路结构示意图；图3为本专利技术的源缓冲器输入级电路结构示意图；图4为本专利技术的源缓冲器偏置电路的电路结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例中：提供一种多路源缓冲器电路，包括NMOS输入差分对MN1和MN2，NMOS偏置电路MN3，PMOS输入差分对MP1和MP2，PMOS偏置电路MP3；所述MN1、MN2和MN3，MP1、MP2和MP3均由5V或5V以上的器件来实现，还包括单个缓冲器电路和多个缓冲器电路。请参阅图3，其中，单个缓冲器电路还包括MN4和MP4，MN4和MP4由3.3V以下的低压器件来实现，MN4的一端接地VSS，另一端与偏置电压VN1连接，与MN4连接的MN3上还连接有偏置电压VN2；MP4的一端接电源VDD，另一端与偏置电压VP1连接，与MP4连接的MP3上还连接有偏置电压VP2。设计原理为：通过增加的MN4和MP4由3.3V以下的低压器件来实现，在同样器件面积的情况下，低压器件之间的匹配性能是5V器件的3到4倍以上，可显著提高缓冲器通道之间的一致性；同时为了保证低压器件工作在安全电压范围，可以合理控制VN2和VP2的偏置电压，防止低压器件过压从而损坏低压器件，同时MN3和MP3由于在电路中的作用发生变化，它们的尺寸可大幅度减小，这样虽然增加了MN4和MP4，但总体面积不会增加很多。请参阅图4，在图3的基础上，为了进一步提高缓冲器电路通道之间的一致性，设计了新的偏置电路，为了节省芯片面积和功耗，多个缓冲器电路还包括由多个缓冲器电路共用的偏置电路，偏置电路分为两个部分组成：一部分由放大器A1，A2和A3，MOS管MNb，偏置电流IBN组成；另外一部分由放大器A4，A5和A6，MOS管MPb，偏置电流IBP组成。其中，A1、A3和MNb用于实现VN2的电压等于VREFN的电压如(0.2V/0.3V/0.4V),VN2根据VREFN的电压调节；A2作为一个电压缓冲器，用于驱动缓冲器1到N的MN14、MNn4器件的栅级，同时VN1的电压和MNb的栅级电压保持一致，MN14、MNn4的偏置电流通过偏置电流IBN调节大小。同理，A4、A6和MPb用于实现VP2的电压等于VREFP的电压如(vdd-0.2V/vdd-0.3V/vdd-0.4V)，VP2根据VREFP的电压调节；A5作为一个电压缓冲器，用于驱动缓冲器1到N的MP14本文档来自技高网...

【技术保护点】
1.一种多路源缓冲器电路，包括NMOS输入差分对MN1和MN2，NMOS偏置电路MN3，PMOS输入差分对MP1和MP2，PMOS偏置电路MP3；所述MN1、MN2和MN3，MP1、MP2和MP3均由5V或5V以上的器件来实现，其特征在于，还包括单个缓冲器电路和多个缓冲器电路；/n其中，单个缓冲器电路还包括MN4和MP4，MN4和MP4由3.3V以下的低压器件来实现，所述MN4的一端接地VSS，另一端与偏置电压VN1连接，与MN4连接的MN3上还连接有偏置电压VN2；所述MP4的一端接电源VDD，另一端与偏置电压VP1连接，与MP4连接的MP3上还连接有偏置电压VP2；/n多个缓冲器电路还包括由多个缓冲器电路共用的偏置电路，偏置电路分为两个部分组成：一部分由放大器A1，A2和A3，MOS管MNb，偏置电流IBN组成；另外一部分由放大器A4，A5和A6，MOS管MPb，偏置电流IBP组成；/n其中，A1、A3和MNb用于实现VN2的电压等于VREFN的电压,VN2根据VREFN的电压调节；A2作为一个电压缓冲器，用于驱动缓冲器1到N的MN14、MNn4器件的栅级，同时VN1的电压和MNb的栅级电压保持一致，MN14、MNn4的偏置电流通过偏置电流IBN调节大小；/n其中A4、A6和MPb用于实现VP2的电压等于VREFP的电压，VP2根据VREFP的电压调节；A5作为一个电压缓冲器，用于驱动缓冲器1到N的MP14、MPn4器件的栅级，同时VP1的电压和MPb的栅级电压保持一致，MP14、MPn4的偏置电流通过偏置电流IBP调节大小。/n...

【技术特征摘要】
1.一种多路源缓冲器电路，包括NMOS输入差分对MN1和MN2，NMOS偏置电路MN3，PMOS输入差分对MP1和MP2，PMOS偏置电路MP3；所述MN1、MN2和MN3，MP1、MP2和MP3均由5V或5V以上的器件来实现，其特征在于，还包括单个缓冲器电路和多个缓冲器电路；
其中，单个缓冲器电路还包括MN4和MP4，MN4和MP4由3.3V以下的低压器件来实现，所述MN4的一端接地VSS，另一端与偏置电压VN1连接，与MN4连接的MN3上还连接有偏置电压VN2；所述MP4的一端接电源VDD，另一端与偏置电压VP1连接，与MP4连接的MP3上还连接有偏置电压VP2；
多个缓冲器电路还包括由多个缓冲器电路共用的偏置电路，偏置电路分为两个部分组成：一部分由放大器A1，A2和A3，MOS管MNb，偏置电流IBN组成；另外一部分由放大器A4，A5和A6，MOS管MPb，偏置电流IBP组成；
其中，A1、A3和MNb用于实现VN2的电压等于VREFN的电压,VN2根据VREFN的电压调节；A2作为一个电压缓冲器，用于驱动缓冲器1到N的MN14、MNn4...

【专利技术属性】
技术研发人员：胡海军，夏群兵，陈昌彦，李得全，陈光明，
申请(专利权)人：深圳市爱协生科技有限公司，
类型：发明
国别省市：广东;44