用于绝缘体上覆硅器件的体连接制造技术

在某些方面，一种绝缘体上覆硅器件包括背绝缘层以及在该背绝缘层上的半导体层。该半导体层包括具有前源极表面和背源极表面的第一导电类型的源极区、具有前沟道表面和背沟道表面的第二导电类型的沟道区、以及该第一导电类型的漏极区。该绝缘体上覆硅器件进一步包括在该沟道区的该前沟道表面上的栅极绝缘层以及至少在该背源极表面的一部分及该背沟道表面的一部分上的背硅化层。

【技术实现步骤摘要】
【国外来华专利技术】用于绝缘体上覆硅器件的体连接背景优先权要求本专利申请要求于2018年4月20日提交的题为“BODYCONNECTIONFORASILICON-ON-INSULATORDEVICE(用于绝缘体上覆硅器件的体连接)”的申请No.15/958,792的优先权，该申请被转让给本申请受让人并由此通过援引明确纳入于此。领域本公开的各方面涉及绝缘体上覆硅器件，尤其涉及用于连接绝缘体上覆硅MOSFET的本体的结构和方法。
技术介绍
绝缘体上覆硅(SOI)技术是指在半导体制造(尤其是微电子学)中使用分层的硅-绝缘体-硅基板代替常规硅基板以减少寄生器件电容，藉此提高性能。使用SOI器件构建的集成电路可以展示出比与之相当的基于体块的集成电路快30％的处理速度，并且功耗降低多达80％，这使其对于移动设备而言是理想的。SOI芯片还降低了软差错率，软差错率是由宇宙射线和天然放射性背景信号引起的数据损坏。SOI晶体管提供使得CMOS架构更可伸缩的独有机会。氧化物埋层限制了深亚微米体块器件上可能存在的穿通。由于氧化物埋层的存在，SOIMOSFET的本体在电路本文档来自技高网...

【技术保护点】
1.一种绝缘体上覆硅器件，包括：/n背绝缘层；/n在所述背绝缘层上的半导体层，其中所述半导体层包括具有前源极表面和背源极表面的第一导电类型的源极区、具有前沟道表面和背沟道表面的第二导电类型的沟道区、以及所述第一导电类型的漏极区；/n在所述沟道区的所述前沟道表面上的栅极绝缘层；/n在所述栅极绝缘层上的栅极导电层；以及/n在所述背源极表面的至少一部分以及所述背沟道表面的至少一部分上的背硅化层。/n

【技术特征摘要】
【国外来华专利技术】20180420 US 15/958,7921.一种绝缘体上覆硅器件，包括：
背绝缘层；
在所述背绝缘层上的半导体层，其中所述半导体层包括具有前源极表面和背源极表面的第一导电类型的源极区、具有前沟道表面和背沟道表面的第二导电类型的沟道区、以及所述第一导电类型的漏极区；
在所述沟道区的所述前沟道表面上的栅极绝缘层；
在所述栅极绝缘层上的栅极导电层；以及
在所述背源极表面的至少一部分以及所述背沟道表面的至少一部分上的背硅化层。


2.如权利要求1所述的绝缘体上覆硅器件，其中所述背硅化层被配置成将所述沟道区电耦合至所述源极区。


3.如权利要求2所述的绝缘体上覆硅器件，其中所述沟道区通过所述源极区被电耦合至供电电压或接地。


4.如权利要求1所述的绝缘体上覆硅器件，其中所述第一导电类型与所述第二导电类型相反。


5.如权利要求4所述的绝缘体上覆硅器件，其中所述第一导电类型为N型。


6.如权利要求4所述的绝缘体上覆硅器件，其中所述第一导电类型为P型。


7.如权利要求1所述的绝缘体上覆硅器件，进一步包括在所述前源极表面上的前硅化层。


8.如权利要求7所述的绝缘体上覆硅器件，其中所述前硅化层藉由间隔件与所述栅极导电层隔离开。


9.如权利要求1所述的绝缘体上覆硅器件，进一步包括耦合到所述背硅化层的背金属连接系统。


10.如权利要求9所述的绝缘体上覆硅器件，其中所述背金属连接系统提供供电电压或接地或信号至所述源极区和所述沟...

【专利技术属性】
技术研发人员：P·V·克列夫，S·格克泰佩里，P·G·克拉克，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US