【技术实现步骤摘要】
【国外来华专利技术】使用阶层式解码器的误差校正
本专利技术大体上涉及存储器，且更特定来说涉及与误差校正相关联的设备及方法。
技术介绍
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可在未被供电时通过留存所存储数据而提供持久数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM))等。存储器还用作用于广泛范围的电子应用的易失性及非易失性数据存储装置。非易失性存储器可用于例如个人计算机、便携式存储棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置。存储器单元可经布置成阵列，其中所述...
【技术保护点】
1.一种存储器装置，其包括：/n阵列；/n第一解码器，其经配置以：/n从存储器阵列接收输入数据；/n对所述输入数据执行与误差检测相关联的多个操作；及/n基于处理所述输入数据而将输出数据、验证旗标及多个奇偶校验位提供到由耦合到所述存储器装置的控制器代管的第二解码器。/n
【技术特征摘要】
【国外来华专利技术】20180420 US 15/958,4961.一种存储器装置，其包括：
阵列；
第一解码器，其经配置以：
从存储器阵列接收输入数据；
对所述输入数据执行与误差检测相关联的多个操作；及
基于处理所述输入数据而将输出数据、验证旗标及多个奇偶校验位提供到由耦合到所述存储器装置的控制器代管的第二解码器。
2.根据权利要求1所述的存储器装置，其中所述第一解码器经进一步配置以确定所述输入数据含有误差。
3.根据权利要求4所述的存储器装置，其中所述第一解码器经进一步配置以校正所述误差以生成所述输出数据。
4.根据权利要求4所述的存储器装置，其中所述第一解码器经进一步配置以基于不校正所述误差的确定而传递所述输入数据作为所述输出数据。
5.根据权利要求4所述的存储器装置，其中有效性旗标描述是否在所述输出数据中校正所述误差。
6.根据权利要求1到2中任一权利要求所述的存储器装置，其中所述多个奇偶校验位用于进行所述误差检测。
7.根据权利要求1到2中任一权利要求所述的存储器装置，其中所述解码器是误差校正码解码器。
8.根据权利要求1到2中任一权利要求所述的存储器装置，其中所述第二解码器是误差校正码解码器。
9.根据权利要求1所述的存储器装置，其中所述第一解码器经进一步配置以确定所述输入数据不含有误差。
10.根据权利要求9所述的存储器装置，其中所述第一解码器经进一步配置以基于确定所述输入数据不含有所述误差而提供所述输入数据作为所述输出数据。
11.一种耦合到存储器装置的控制器，其包括：
精确解码AD解码器，其经配置以：
从由所述存储器装置代管的第一快速解码FD解码器接收数据、有效性旗标及奇偶校验位；
响应于确定所述有效性旗标是第一值，将所述数据及所述奇偶校验位提供到第二FD解码器；
响应于确定所述有效性旗标是第二值：
使用所述奇偶校验位对所述数据执行误差校正操作；
将经校正的所述数据及所述奇偶校验位提供到所述第二FD解码器；及
所述第二FD解码器，其经配置以使用所述奇偶校验位对所述数据执行误差校正。
12.根据权利要求11所述的控制器，其中所述AD解码器经进一步配置以在所述有效性旗标包括所述第一值的情况下接收经校正数据。
13.根据权利要求11所述的控制器，其中所述AD解码器经进一步配置以在所述有效性旗标包括所述第二值的情况下接收原始数据。...
【专利技术属性】
技术研发人员：P·阿马托，M·斯福尔津，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。