一种用于在测试模式下实现芯片低功耗测量的方法及系统技术方案

本发明专利技术公开了一种用于在测试模式下实现芯片低功耗测量的方法及系统，该系统包括测试模块，其中测试模块的输入端为多个外部管脚，其输出端连接待测芯片的多路复用器。测试模块在外部管脚达到特定组合时进入对应的测试模式。测试模块包括线性稳压器测试模式，线性稳压器测试模式包括时钟控制信号、闪存控制信号和线性稳压器控制信号，且线性稳压器测试模式生效时输出具有更高优先级的控制信号。本发明专利技术能够在测试模式下实现芯片最低功耗场景，可以有效降低测试时间，并且降低测试难度。

【技术实现步骤摘要】
一种用于在测试模式下实现芯片低功耗测量的方法及系统
本专利技术涉及一种芯片测试方法及系统，更具体地说，涉及一种用于在测试模式下实现芯片低功耗测量的方法及系统。
技术介绍
随着芯片规模越来越大，芯片的功耗问题愈发凸显，功耗指标是衡量芯片性能的一个非常重要的指标。为了在大规模量产的时候测试每颗芯片的最低功耗，通常的做法需要在测试基台模拟芯片在正常功能模式下进入低功耗模式，再测量芯片的最低功耗。现有的芯片测试方法如图1所示，使用外部管脚PAD连接CPU内核的烧录接口，通过内核发出指令将低功耗的程序烧录进闪存Flash，随后通过执行已烧录进Flash的程序，控制系统控制单元SCU模块将时钟模块HRC/LRC关闭，同时控制线性稳压器LDO模块进入低功耗，最后控制Flash进入低功耗模式。芯片最低功耗测试完成后，还需要通过内核的烧录接口将Flash中的程序擦除。由图1的模式可见，现有的方法过程繁琐，基台调试难度大，并且测试时间长。
技术实现思路
针对现有技术中存在的上述问题，本专利技术的目的是提供一种用于在测试模式下实现芯片低功耗测量的方法及系统为实现上述目的，本专利技术采用如下技术方案：一种用于在测试模式下实现芯片低功耗测量的系统，包括测试模块，其中测试模块的输入端为多个外部管脚，其输出端连接待测芯片的多路复用器。测试模块在外部管脚达到特定组合时进入对应的测试模式。测试模块包括线性稳压器测试模式，线性稳压器测试模式包括时钟控制信号、闪存控制信号和线性稳压器控制信号，且线性稳压器测试模式生效时输出具有更高优先级的控制信号。进一步地，时钟控制信号关闭待测芯片的时钟模块；闪存控制信号使得待测芯片的闪存进入低功耗模式；线性稳压器控制信号使得待测芯片的线性稳压器进入低功耗模式。进一步地，测试模块输出线性稳压器测试模式的生效信号作为待测芯片的多路复用器的控制信号，从而生成具有更高优先级的控制信号。进一步地，测试模块将时钟控制信号通过待测芯片的多路复用器关闭待测芯片的时钟模块；测试模块将闪存控制信号通过待测芯片的多路复用器使得待测芯片的闪存进入低功耗模式；测试模块将线性稳压器控制信号通过待测芯片的多路复用器使得待测芯片的线性稳压器进入低功耗模式。进一步地，测试模块包括4个外部管脚，测试模式还包括模拟模式、模数转换测试模式、内建自测测试模式和时钟测试模式。为实现上述目的，本专利技术采用如下技术方案：一种用于在测试模式下实现芯片低功耗测量的方法，其特征在于：在外部管脚接收到特定组合时进入线性稳压器测试模式；将线性稳压器测试模式的生效信号作为待测芯片的多路复用器的控制信号，从而生成具有更高优先级的控制信号；利用线性稳压器测试模式生成待测芯片的时钟控制信号、闪存控制信号和线性稳压器控制信号。进一步地，时钟控制信号关闭待测芯片的时钟模块；闪存控制信号使得待测芯片的闪存进入低功耗模式；线性稳压器控制信号使得待测芯片的线性稳压器进入低功耗模式。进一步地，将时钟控制信号通过待测芯片的多路复用器关闭待测芯片的时钟模块；将闪存控制信号通过待测芯片的多路复用器使得待测芯片的闪存进入低功耗模式；将线性稳压器控制信号通过待测芯片的多路复用器使得待测芯片的线性稳压器进入低功耗模式。在上述技术方案中，本专利技术能够在测试模式下实现芯片最低功耗场景，可以有效降低测试时间，并且降低测试难度。附图说明图1是现有的芯片测试的架构示意图；图2是本专利技术系统的架构示意图；图3是本专利技术测试模块的结构示意图；图4是本专利技术系统的电路图。具体实施方式下面结合附图和实施例进一步说明本专利技术的技术方案。参照图2，本专利技术公开一种用于在测试模式下实现芯片低功耗测量的系统和方法。本专利技术的系统和方法基于现有技术的改进，改变了现有技术在测试芯片时需要反复进行烧录-擦除的步骤，从而提供一种结构更为简单的系统和流程更为简单的方法。本专利技术的待测芯片可以是任何常见的芯片，只要满足该芯片具有时钟系统、闪存和多路复用器的，都可以成为本专利技术的待测芯片。作为本专利技术的一种待测芯片的结构，如图2所示，待测芯片包括始终系统、闪存FLASH、带有烧录接口的32位内核、窥探控制单元SCU(snoopcontrolunit)、总线矩阵BUSMatrix和静态随机存取存储器SRAM(StaticRandom-AccessMemory)。当然，适用于本专利技术的待测芯片并不以此为限。继续参照图2，本专利技术在待测芯片之外额外提供一个测试模块，其输入端为多个外部管脚，其输出端连接待测芯片的多路复用器。测试模块是一个硬件自解码模块，不需要内核以及软件参与，只需要外部管脚的输入达到特定组合就可以进入。通过图2的架构可见，本专利技术所公开的系统及方法不再利用待测芯片的烧录接口，并且无需再将待测程序烧录到待测芯片的内核中。图3示出了本专利技术的测试模块的具体结构。测试模块的输入为4个外部管脚，分别是PAD_TEST、PAD_P1、PAD_P2和PAD_P3，其输出为多个测试模式，分别是模拟模式(AnalogMode)、模数转换测试模式(ADCtestMode)、内建自测测试模式(BISTMode)、线性稳压器测试模式(LDOtestMode)和时钟测试模式(HRC/LRCtestmode)。测试模式的选择由各个外部管脚的输入组合来定义，即测试模块在外部管脚达到特定组合时进入对应的测试模式。下表给出了测试模块外部管脚的输入和测试模式的对应关系。表1：外部管脚输入和测试模式对应关系表模拟模式(AnalogMode)：当测试模块的外部管脚PAD_TEST＝1、PAD_P1＝1、PAD_P2＝1和PAD_P3＝0时，测试模块输出模拟模式(AnalogMode)生效信号，测试测试模块进入模拟模式(AnalogMode)。模数转换测试模式(ADCtestMode)：当测试模块的外部管脚PAD_TEST＝1、PAD_P1＝1、PAD_P2＝0和PAD_P3＝1时，测试模块输出模数转换测试模式(ADCtestMode)生效信号，测试测试模块进入模数转换测试模式(ADCtestMode)。内建自测测试模式(BISTMode)：当测试模块的外部管脚PAD_TEST＝1、PAD_P1＝1、PAD_P2＝0和PAD_P3＝0时，测试模块输出内建自测测试模式(BISTMode)生效信号，测试测试模块进入内建自测测试模式(BISTMode)。线性稳压器测试模式(LDOtestMode)：当测试模块的外部管脚PAD_TEST＝1、PAD_P1＝1、PAD_P2＝1和PAD_P3＝1时，测试模块输出线性稳压器测试模式(LDOtestMode)生效信号，测试测试模块进入线性稳压器测试模式(LDOtestMode)。时钟测试模式(HRC/LRCtestmode)：当测试模块的外部管脚PAD_TEST＝1、PAD_P1＝0、PAD_P2＝1和PAD_P3＝1时，测试本文档来自技高网...

【技术保护点】
1.一种用于在测试模式下实现芯片低功耗测量的系统，包括测试模块，其特征在于：/n所述测试模块的输入端为多个外部管脚，其输出端连接待测芯片的多路复用器；/n所述测试模块在外部管脚达到特定组合时进入对应的测试模式；/n所述测试模块包括线性稳压器测试模式，所述线性稳压器测试模式包括时钟控制信号、闪存控制信号和线性稳压器控制信号，且所述线性稳压器测试模式生效时输出具有更高优先级的控制信号。/n

【技术特征摘要】
1.一种用于在测试模式下实现芯片低功耗测量的系统，包括测试模块，其特征在于：
所述测试模块的输入端为多个外部管脚，其输出端连接待测芯片的多路复用器；
所述测试模块在外部管脚达到特定组合时进入对应的测试模式；
所述测试模块包括线性稳压器测试模式，所述线性稳压器测试模式包括时钟控制信号、闪存控制信号和线性稳压器控制信号，且所述线性稳压器测试模式生效时输出具有更高优先级的控制信号。


2.如权利要求1所述的用于在测试模式下实现芯片低功耗测量的系统，其特征在于：
所述时钟控制信号关闭待测芯片的时钟模块；
所述闪存控制信号使得待测芯片的闪存进入低功耗模式；
所述线性稳压器控制信号使得待测芯片的线性稳压器进入低功耗模式。


3.如权利要求2所述的用于在测试模式下实现芯片低功耗测量的系统，其特征在于：
所述测试模块输出线性稳压器测试模式的生效信号作为待测芯片的多路复用器的控制信号，从而生成具有更高优先级的控制信号。


4.如权利要求3所述的用于在测试模式下实现芯片低功耗测量的系统，其特征在于：
所述测试模块将时钟控制信号通过待测芯片的多路复用器关闭待测芯片的时钟模块；
所述测试模块将闪存控制信号通过待测芯片的多路复用器使得待测芯片的闪存进入低功耗模式；
所述测试模块将线性稳压器控制信号通过待测芯片的多...

【专利技术属性】
技术研发人员：徐淑芹，朱爱勇，何丽，邱晨，张慧文，
申请(专利权)人：上海健康医学院，
类型：发明
国别省市：上海;31