一种差分输出硅麦校准系统技术方案

本实用新型专利技术提出了一种差分输出硅麦校准系统，所述系统包括检测装置，ADC装置、FPGA芯片，MCU芯片、PC终端和直流电源；所述直流电源的电信号输出端分别与多个检测装置的电信号输入端相连；所述检测装置的检测信号输入端与所述硅麦的待检测信号输出端相连；所述检测装置的检测信号输出端与所述ADC装置的模拟信号输入端相连；所述ADC装置的数字信号输出端与所述FPGA芯片的信号输入端相连；所述FPGA芯片与所述MCU芯片电连接；所述MCU芯片与所述PC终端进行数据连接。

【技术实现步骤摘要】
一种差分输出硅麦校准系统
本技术提出了一种差分输出硅麦校准系统，属于麦克风校准

技术介绍
微机电系统麦克风(MEMSMicrophone，又简称为硅麦），已有10多年大规模量产的历史，凭借优异的性价比，迅速占据麦克风市场的领主地位。广泛应用于智能手机、音箱的硅麦不断提升性能指标，比如新近发布的差分硅麦。硅麦通常可由声学换能器，带电压偏置的专用读出电路(ASIC)，以及外壳封装组成。其中差分硅麦的声学换能器又分为双背极和双振膜结构，都具有差分信号输出能力。它的信噪比(SNR)至少可提升6db，意味着远场拾音的距离提升一倍。这类差分硅麦同时具有优异的声学过载点（AOP），可以在嘈杂的迪厅、酒吧环境里低失真录制音频。此外，差分硅麦对于环境的共模噪声，如振动、射频干扰，具有更好的抑制能力。换而言之，差分硅麦性能明显优异于传统单端硅麦，势必成为今后的主流产品。基于微匹配工艺制造的差分声学换能器，可能存在正负两路输出值有差异的情况。同时它的最优极化电压也会在制造过程或封装后表现出差异。这时需要ASIC提供分别调整差分两路输出大小的能力，同时ASIC还应具备调整偏置电压能力，以根据情况极化不同的声学换能器。如此才能保证出厂的硅麦满足对称的差分输出，一致的灵敏度和优异的声学性能的要求。现有的硅麦校准装置中，如CN201210065240所述的校准ASIC信号通过输入输出端口和电源端口同时给入。如权利要求书1第4段、要求书2所述，ASIC或工作于1.3v~1.4v区间的校准模式，或工作于1.5v~3.3v区间的正常模式。实际使用过程中，1.5-1.4=0.1v安全电压区间过小，ASIC容易产生错误动作。为了减缓这种现象，需要精确的模拟电路，意味着需要大的器件面积来提高匹配性，毫无疑问，这会增加ASIC成本。如CN201510867448所述的校准ASIC信号仅从电源端给入，信号格式过于复杂。同时，从一个具有直流电平电源电压上抽取出有用信号并且馈出内部寄存器值，其需要在ASIC内集成复杂调制、解调电路，这会占用过多的硅片面积，同样不利于在竞争激烈的硅麦市场获取有利地位。
技术实现思路
本技术提供了一种差分输出硅麦校准系统，用以解决现有硅麦校准装置（ASIC）存在易产生错误动作，占用过多硅片面积导致成本增加的问题，所采取的技术方案如下：一种差分输出硅麦校准系统，所述系统包括检测装置，ADC装置、FPGA芯片，MCU芯片、PC终端和直流电源；所述直流电源的电信号输出端分别与多个检测装置的电信号输入端相连；所述检测装置的检测信号输入端与所述硅麦的待检测信号输出端相连；所述检测装置的检测信号输出端与所述ADC装置的模拟信号输入端相连；所述ADC装置的数字信号输出端与所述FPGA芯片的信号输入端相连；所述FPGA芯片与所述MCU芯片电连接；所述MCU芯片与所述PC终端进行数据连接。进一步地，所述检测装置包括运放A1、运放A2、仪表运放A3、缓冲器B1和缓冲器B2；所述运放A1的第一信号输入端与所述硅麦的OUTN信号端相连；所述运放A1的信号输出端分别与所述仪表运放A3的第一信号输入端和所述ADC装置的输入端SIG通过开关K3相连；所述运放A2的第一信号输入端与所述硅麦的OUTP信号端相连；所述运放A2的信号输出端与所述仪表运放A3的第二信号输入端，并且所述运放A2的信号输出端与所述ADC装置的输入端SIG通过开关K5相连；所述仪表运放A3的信号输出端与所述ADC装置的输入端SIG通过开关K4相连；所述硅麦的OUTN信号端与所述缓冲器B1的信号输入端相连；所述硅麦的OUTP信号端与所述缓冲器B2的信号输入。进一步地，所述缓冲器B1包括开关、使能输入模块和使能输出模块；所述使能输入模块和使能输出模块的一端分别通过开关与所述硅麦的OUTN信号端相连。进一步地，所述缓冲器B2包括开关、使能输入模块和使能输出模块；所述使能输入模块和使能输出模块的一端分别通过开关与所述硅麦的OUTP信号端相连。进一步地，所述检测装置还包括电流运放A4和信号处理电路；所述电流运放A4的两个信号输入端分别与硅麦的VDD端相连；所述电流运放A4的信号输出端通过信号处理电路与所述ADC装置的输入端SIG相连。进一步地，所述信号处理电路包括电阻P0、电容C0和开关K2；所述电阻P0的一端与所述电流运放A4的信号输出端相连；所述电阻P0的另一端通过所述开关K2与所述ADC装置的输入端SIG相连；所述电容C0一端与所述电阻P0，另一端接地。进一步地，所述检测装置与所述硅麦的数量一一对应；当所述检测装置的个数为多个时，多个所述检测装置之间进行并联。进一步地，所述MCU芯片采用STM32MCU芯片。进一步地，所述MCU芯片通过USB接口与PC端进行数据连接。本技术有益效果：本技术提出的差分输出硅麦校准系统，差分输出硅麦具有OUTN/OUTP正负两路输出，通过复用这两个管脚，无须复杂的逻辑和模拟电路即可实现硅麦的校准功能。给入差分管脚的是数字信号，其具有很强的抗干扰能力，因而相应的实现电路也会更小和简单、可靠。精简的电路意味着占用更少的硅片面积，可有效提升产品的竞争力。附图说明图1为本技术所述硅麦的不包含封装的硅麦内部结构图；图2为本技术所述硅麦校准系统的电路图；图3为脉冲波形示意图一；图4为脉冲波形示意图二；图5为本技术中多个所述检测装置并联结构示意图。具体实施方式以下结合附图对本技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本技术，并不用于限定本技术。本技术实施例提供了一种差分输出硅麦校准系统，用以解决现有硅麦校准装置（ASIC）存在易产生错误动作，增加成本以及占用硅片面积的问题。一种差分输出硅麦校准系统，如图2所示，所述系统包括检测装置，ADC装置、FPGA芯片，MCU芯片、PC终端和直流电源；所述直流电源的电信号输出端分别与多个检测装置的电信号输入端相连；所述检测装置的检测信号输入端与所述硅麦的待检测信号输出端相连；所述检测装置的检测信号输出端与所述ADC装置的模拟信号输入端相连；所述ADC装置的数字信号输出端与所述FPGA芯片的信号输入端相连；所述FPGA芯片与所述MCU芯片电连接；所述MCU芯片与所述PC终端进行数据连接。其中，所述检测装置包括运放A1、运放A2、仪表运放A3、缓冲器B1和缓冲器B2；所述运放A1的第一信号输入端与所述硅麦的OUTN信号端相连；所述运放A1的信号输出端分别与所述仪表运放A3的第一信号输入端和所述ADC装置的输入端SIG相连；所述运放A2的第一信号输入端与所述硅麦的OUTP信号端相连；所述运放A2的信号输出端分别与所述仪表运放A3的第二信号输入端和所述ADC装置的输入端SIG相连；所述仪表运放A3的信号输出端与所述ADC装置的输入端SIG相连；所述硅麦本文档来自技高网...

【技术保护点】
1.一种差分输出硅麦校准系统，其特征在于，所述系统包括检测装置，ADC装置、FPGA芯片，MCU芯片、PC终端和直流电源；所述直流电源的电信号输出端分别与多个检测装置的电信号输入端相连；所述检测装置的检测信号输入端与所述硅麦的待检测信号输出端相连；所述检测装置的检测信号输出端与所述ADC装置的模拟信号输入端相连；所述ADC装置的数字信号输出端与所述FPGA芯片的信号输入端相连；所述FPGA芯片与所述MCU芯片电连接；所述MCU芯片与所述PC终端进行数据连接。/n

【技术特征摘要】
1.一种差分输出硅麦校准系统，其特征在于，所述系统包括检测装置，ADC装置、FPGA芯片，MCU芯片、PC终端和直流电源；所述直流电源的电信号输出端分别与多个检测装置的电信号输入端相连；所述检测装置的检测信号输入端与所述硅麦的待检测信号输出端相连；所述检测装置的检测信号输出端与所述ADC装置的模拟信号输入端相连；所述ADC装置的数字信号输出端与所述FPGA芯片的信号输入端相连；所述FPGA芯片与所述MCU芯片电连接；所述MCU芯片与所述PC终端进行数据连接。


2.根据权利要求1所述系统，其特征在于，所述检测装置包括运放A1、运放A2、仪表运放A3、缓冲器B1和缓冲器B2；
所述运放A1的第一信号输入端与所述硅麦的OUTN信号端相连；所述运放A1的信号输出端分别与所述仪表运放A3的第一信号输入端和所述ADC装置的输入端SIG通过开关K3相连；所述运放A2的第一信号输入端与所述硅麦的OUTP信号端相连；所述运放A2的信号输出端与所述仪表运放A3的第二信号输入端，并且所述运放A2的信号输出端与所述ADC装置的输入端SIG通过开关K5相连；所述仪表运放A3的信号输出端与所述ADC装置的输入端SIG通过开关K4相连；所述硅麦的OUTN信号端与所述缓冲器B1的信号输入端相连；所述硅麦的OUTP信号端与所述缓冲器B2的信号输入端相连。


3.根据权利要求2所述系统，其特征在于，所述...

【专利技术属性】
技术研发人员：林海，
申请(专利权)人：重庆东微电子股份有限公司，
类型：新型
国别省市：重庆;50