数字相位表电路制造技术

用可集成的相位表电路测量第一时钟信号的脉冲边沿与第二时钟信号的脉冲边沿之间的相位差．第二时钟信号通过一分频电路加到由ｍ个延迟单元组成的非钟控延迟线上，也加到由ｍ个寄存单元组成的第二寄存器上，而第一寄存器的ｍ个单元都由第一钟信号控制．两寄存器的第ｋ单元的输出，由一列ｍ个ＸＯＲ门中的第ｋ个ＸＯＲ门进行比较，当这些输出的电平不同时，第ｋ门的输出为逻辑ｌ．多路加法器对各逻辑电平求和其Ａ处的ｎ位输出就是相位值．精度与ｍ相符，ｍ最好取２＋［ｎ］．（*该技术在2006年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
数字相位表电路用于测定，在第二时钟信号ＣＫ２的两个脉冲取样间隔内，第一时钟信号ＣＫ１的脉冲边沿与第二时钟信号ＣＫ２的脉冲边沿之间的相位差，特征在于：一个分频电路ＦＦ，一个其输入由第二时钟信号（ＣＫ２）提供，其输出和由一列ｍ个延迟 单元（ＶＣ１…ＶＣｍ）组成的延时线（Ｖ）的输入相连接，并与第二寄存器（Ｒ２）的时钟信号输入端相连接。第二寄存器包括一列ｍ个寄存单元（Ｒ２１…Ｒ２ｍ），每一单元都由分频电路（ＦＦ）输出端的时钟信号控制，一个第一寄存器（Ｒ１），由一列ｍ个寄 存单元（Ｒ１１…Ｒ１ｍ）组成，每个寄存单元都由第一时钟信号（ＣＫ１）控制，一列ＸＯＲ门（Ｇ１…Ｇｇ），其...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：索恩克米尔加德特，
申请(专利权)人：德国ITT工业有限公司，
类型：发明
国别省市：DE[德国]