能抑制电磁干扰的电流模式逻辑缓冲装置及信号产生方法制造方法及图纸

本发明专利技术提出一种能抑制电磁干扰的电流模式逻辑缓冲装置，包含两个输出端口及至少三组电流模式逻辑缓冲器。第一、第二及第三电流模式逻辑缓冲器分别响应第一、第二及第三差分输入信号而对应产生一第一、第二及第三时钟信号，其中第二差分输入信号较第一差分输入信号延迟一时间差且第三差分输入信号较第二差分输入信号延迟一时间差，输出端口接收第一时钟信号、第二时钟信号及第三时钟信号并输出一全时钟信号。本发明专利技术亦提出一种能抑制电磁干扰的信号产生方法。

【技术实现步骤摘要】
能抑制电磁干扰的电流模式逻辑缓冲装置及信号产生方法
本专利技术涉及一种电流模式逻辑(currentmodelogic，CML)缓冲电路，特别涉及一种应用于高速传输接口的能抑制电磁干扰的电流模式逻辑缓冲装置。
技术介绍
高速传输接口使用的数据传输速率超过许多现有移动通信设备的作业频率，因此在通信过程中常会发生电磁干扰的问题，且电磁干扰来源很广，举凡微处理器、开关电路、发射器、暂态电源元件、电源等都有可能产生电磁干扰，因此减缓电磁干扰为一重要课题。目前减缓电磁干扰效果最好的方式就是加入金属接口，但此方式却会造成成本增加。另外，降低放大器输出的转动率(slewrate，转换率)也是用来减缓电磁干扰的一种方法，但这种方式是属于波形整形(waveformshaping)的调制方法，虽然可以减缓电磁干扰，且在某些频段能有更低的能量，但相对的也会产生了偶次谐波，易对电子电路造成损害。
技术实现思路
如上所述，在高速传输接口的传送装置中，时钟信号通道(CKlane)的信号传输亦面临到相同的电磁干扰问题。有鉴于此，本公开提出一本文档来自技高网...

【技术保护点】
1.一种能抑制电磁干扰的电流模式逻辑缓冲装置，包含：/n一第一电流模式逻辑缓冲器，具有两个第一输入端口，该第一电流模式逻辑缓冲器响应所述两个第一输入端口接收的一第一差分输入信号而产生一第一时钟信号；/n一第二电流模式逻辑缓冲器，具有两个第二输入端口，该第二电流模式逻辑缓冲器响应所述两个第二输入端口接收的一第二差分输入信号而产生一第二时钟信号，且该第二差分输入信号较该第一差分输入信号延迟一时间差；/n一第三电流模式逻辑缓冲器，具有两个第三输入端口，该第三电流模式逻辑缓冲器响应所述两个第三输入端口接收的一第三差分输入信号而产生一第三时钟信号，且该第三差分输入信号较该第二差分输入信号延迟该时间差；以...

【技术特征摘要】
1.一种能抑制电磁干扰的电流模式逻辑缓冲装置，包含：
一第一电流模式逻辑缓冲器，具有两个第一输入端口，该第一电流模式逻辑缓冲器响应所述两个第一输入端口接收的一第一差分输入信号而产生一第一时钟信号；
一第二电流模式逻辑缓冲器，具有两个第二输入端口，该第二电流模式逻辑缓冲器响应所述两个第二输入端口接收的一第二差分输入信号而产生一第二时钟信号，且该第二差分输入信号较该第一差分输入信号延迟一时间差；
一第三电流模式逻辑缓冲器，具有两个第三输入端口，该第三电流模式逻辑缓冲器响应所述两个第三输入端口接收的一第三差分输入信号而产生一第三时钟信号，且该第三差分输入信号较该第二差分输入信号延迟该时间差；以及
两个输出端口，接收该第一时钟信号、该第二时钟信号及该第三时钟信号并输出一全时钟信号。


2.如权利要求1所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该第一差分输入信号、该第二差分输入信号及该第三差分输入信号来自一高速传输接口传送装置中的串化器。


3.如权利要求1所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该第一电流模式逻辑缓冲器包括：
两个第一负载电阻，分别连接至一电压供应端；
两个第一晶体管，每一所述第一晶体管的漏极分别连接所述第一负载电阻其中之一以及所述输出端口其中之一，且每一所述第一晶体管的栅极分别连接所述第一输入端口其中之一；以及
一第一电流源，其连接至所述两个第一晶体管的源极，以提供一第一偏压电流。


4.如权利要求3所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该第二电流模式逻辑缓冲器包括：
两个第二负载电阻，分别连接至该电压供应端；
两个第二晶体管，每一所述第二晶体管的漏极分别连接所述第二负载电阻其中之一以及所述输出端口...

【专利技术属性】
技术研发人员：陈聪明，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71