一种低压差分信号发送器制造技术

本发明专利技术公开了一种低压差分信号发送器，涉及模拟信号处理和通信技术领域，低压差分信号发送器包括：稳压器、一对差分信号、四个受所述差分信号控制的晶体管、以及第一电阻、第二电阻和负载电阻；所述第一电阻一端与所述稳压器相连，另一端与其中两个晶体管相连，所述第二电阻一端接地，另一端与另外两个晶体管相连，所述负载电阻跨接在四个晶体管之间。本发明专利技术提供的一种低压差分信号发送器，大大缩小了电路面积，减少了成本，提高了集成度，而且解决了电压裕度要求较高的问题，性能较好。

【技术实现步骤摘要】
一种低压差分信号发送器
本专利技术涉及模拟信号处理和通信
，具体涉及一种低压差分信号发送器。
技术介绍
低压差分信号(Low-VoltageDifferentialSignaling)是20世纪90年代才出现的一种数据传输和接口技术，采用较低的电压摆幅高速传输差分数据，可以实现点对点或一点对多点的连接。由于低压差分信号技术具有功耗低、抖动低、抗干扰能力强等显著优点，因此，其广泛应用于通信系统里各种背板接口等。现有技术中的低压差分信号LVDS发送器如图1所示，由电源VCC、四个受第一差分信号SP和第二差分信号SN控制的NMOS管、一个电流源Id、一个受反馈控制的电流沉Isink和一个共模反馈电路构成。其中，四个NMOS管分别记为M1、M2、M3和M4，所述共模反馈电路由两个共模电阻、一个负载电阻RL和一个运算放大器OP组成，两个共模电阻分别为电阻Rf1和电阻Rf2，所述运算放大器OP需要额外输入一个参考电压Vcm。该低压差分信号LVDS发送器的工作原理为：当第一差分信号SP为CMOS或TTL高电平，第二差分信号SN为CMOS或TTL低电平时，此时M1和M4导通，电流从电源VCC依次流经电流源Id、M1、传输线和负载电阻RL、NMOS管M4、电流沉Isink，最后到地。上述过程中，电流大小为Id，经过外部负载电阻RL产生的差分信号电压幅度为Id*RL。差分信号通过电阻Rf1和电阻Rf2后的电平Vf即为输出信号的共模电平，由于负反馈机制，运算放大器增益足够大时，运算放大器的两输入端电位相等，呈现“虚短”特性，即Vf＝Vcm，差分信号的共模电压即为Vcm。电路正常工作时，电流源Id需工作在饱和区以满足镜像条件，同时电流沉Isink通常也工作在饱和区以提高电路的增益。因此设计时需给电流源和电流沉的留有一定的电压裕度，以确保其均工作在饱和区。当第一差分信号SP为CMOS或TTL的低电平，第二差分信号SN为CMOS或TTL的高电平时，经过外部负载电阻RL产生的差分信号电压幅度为-Id*RL，由此通过设计合适的电流源Id和参考电位Vcm，即可得到满足LVDS的协议的低压差分信号。然而，现有技术中的低压差分信号LVDS发送器，一方面，设计结构较为复杂，需要器件较多，使得芯片面积一般较大，不仅芯片成本较高，而且集成度低；另一方面，电源VCC到地之间的器件较多，电流源和电流沉都需要一定的电压裕度以确保晶体管处于的合适工作状态，在低电源电压大输出摆幅情况下，电流源和电流沉工作状态可能不稳定，从而影响输出信号的质量。
技术实现思路
针对现有技术中存在的缺陷，本专利技术的目的在于提供一种低压差分信号发送器，大大缩小了电路面积，减少了成本，提高了集成度，而且解决了电压裕度要求较高的问题，性能较好。为达到以上目的，本专利技术采取的技术方案是：一种低压差分信号发送器，包括：稳压器、一对差分信号、四个受所述差分信号控制的晶体管、以及第一电阻、第二电阻和负载电阻；所述第一电阻一端与所述稳压器相连，另一端与其中两个晶体管相连，所述第二电阻一端接地，另一端与另外两个晶体管相连，所述负载电阻跨接在四个晶体管之间。在上述技术方案的基础上，根据所述差分信号的共模电压Vcm和差分幅度Vdiff、稳压器的输出电压Vreg和负载电阻，计算所述第一电阻和第二电阻的阻值，计算公式为：其中，Ru为第一电阻的阻值，Rd为第二电阻的阻值，RL为负载电阻的阻值，Vreg为稳压器的输出电压，Vcm为所述差分信号的共模电压，Vdiff为所述差分信号的差分幅度。在上述技术方案的基础上，所述第一电阻和第二电阻的阻值相等；根据所述差分信号的差分幅度Vdiff和负载电阻，计算所述第一电阻和第二电阻的阻值，计算公式为：其中，R为第一电阻的阻值，RL为负载电阻的阻值，Vreg为稳压器的输出电压，Vdiff为所述差分信号的差分幅度。在上述技术方案的基础上，四个晶体管分别为第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4，一对差分信号包括正输入端的第一差分信号SP和负输入端的第二差分信号SN；所述第一晶体管M1的第一端和第二晶体管M2的第一端与均与所述第一电阻相连，所述第一晶体管M1的第二端和第四晶体管M4的第二端均与第一差分信号SP相连，所述第一晶体管M1的第三端与第三晶体管M3的第一端相连，所述第二晶体管M2的第二端和第三晶体管M3的第二端均与第二差分信号SN相连，所述第二晶体管M2的第三端与第四晶体管M4的第一端相连，所述第三晶体管M3的第三端和第四晶体管M4的第三端均与所述第二电阻相连，所述负载电阻一端接在所述第一晶体管M1和第三晶体管M3之间，另一端接在所述第二晶体管M2和第四晶体管M4之间。在上述技术方案的基础上，所述第一晶体管M1和第二晶体管M2的元器件参数相同。在上述技术方案的基础上，所述第三晶体管M3和第四晶体管M4的元器件参数相同。在上述技术方案的基础上，所述第一晶体管M1和第二晶体管M2为PMOS管，所述第三晶体管M3和第四晶体管M4为NMOS管。在上述技术方案的基础上，四个所述晶体管均为NMOS管。在上述技术方案的基础上，四个晶体管分别为第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4，一对差分信号包括正输入端的第一差分信号SP和负输入端的第二差分信号SN；所述第一晶体管M1的漏极和第二晶体管M2的漏极与均与所述第一电阻相连，所述第一晶体管M1的栅极和第四晶体管M4的栅极均与第一差分信号SP相连，所述第一晶体管M1的源极与第三晶体管M3的漏极相连，所述第二晶体管M2的栅极和第三晶体管M3的栅极均与第二差分信号SN相连，所述第二晶体管M2的源极与第四晶体管M4的漏极相连，所述第三晶体管M3的源极和第四晶体管M4的源极均与所述第二电阻相连，所述负载电阻一端接在所述第一晶体管M1和第三晶体管M3之间，另一端接在所述第二晶体管M2和第四晶体管M4之间。在上述技术方案的基础上，四个所述晶体管均为PMOS管。与现有技术相比，本专利技术的优点在于：本专利技术实施例中的低压差分信号发送器，设计结构较为简单，需要的元器件较少，减少了成本，大大缩小了电路面积，便于集成在其他芯片上，提高了集成度，而且电阻为无源器件，无需预留电压裕度，从而解决了电压裕度要求较高的问题，使得该电路性能较好。附图说明图1为现有技术中低压差分信号发送器的电路示意图；图2为本专利技术实施例低压差分信号发送器的第一种电路示意图；图3为本专利技术实施例低压差分信号发送器的第二种电路示意图；图4为本专利技术实施例低压差分信号发送器的第三种电路示意图。具体实施方式以下结合附图及实施例对本专利技术作进一步详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、本文档来自技高网...

【技术保护点】
1.一种低压差分信号发送器，其特征在于，包括：稳压器、一对差分信号、四个受所述差分信号控制的晶体管、以及第一电阻、第二电阻和负载电阻；/n所述第一电阻一端与所述稳压器相连，另一端与其中两个晶体管相连，所述第二电阻一端接地，另一端与另外两个晶体管相连，所述负载电阻跨接在四个晶体管之间。/n

【技术特征摘要】
1.一种低压差分信号发送器，其特征在于，包括：稳压器、一对差分信号、四个受所述差分信号控制的晶体管、以及第一电阻、第二电阻和负载电阻；
所述第一电阻一端与所述稳压器相连，另一端与其中两个晶体管相连，所述第二电阻一端接地，另一端与另外两个晶体管相连，所述负载电阻跨接在四个晶体管之间。


2.如权利要求1所述的低压差分信号发送器，其特征在于：根据所述差分信号的共模电压Vcm和差分幅度Vdiff、稳压器的输出电压Vreg和负载电阻，计算所述第一电阻和第二电阻的阻值。


3.如权利要求1所述的低压差分信号发送器，其特征在于：所述第一电阻和第二电阻的阻值相等；
根据所述差分信号的差分幅度Vdiff、稳压器的输出电压Vreg和负载电阻，计算所述第一电阻和第二电阻的阻值。


4.如权利要求1至3任一项所述的低压差分信号发送器，其特征在于：四个晶体管分别为第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4，一对差分信号包括正输入端的第一差分信号SP和负输入端的第二差分信号SN；
所述第一晶体管M1的第一端和第二晶体管M2的第一端与均与所述第一电阻相连，所述第一晶体管M1的第二端和第四晶体管M4的第二端均与第一差分信号SP相连，所述第一晶体管M1的第三端与第三晶体管M3的第一端相连，所述第二晶体管M2的第二端和第三晶体管M3的第二端均与第二差分信号SN相连，所述第二晶体管M2的第三端与第四晶体管M4的第一端相连，所述第三晶体管M3的第三端和第四晶体管M4的第三端均与所述第二电阻相连，所述负载电阻一端接在所述第一晶体管M1和第三晶体管M3之间，另一...

【专利技术属性】
技术研发人员：许胜国，
申请(专利权)人：烽火通信科技股份有限公司，武汉飞思灵微电子技术有限公司，
类型：发明
国别省市：湖北;42