电子器件和用于制造电子器件的方法技术

本申请公开了电子器件和用于制造电子器件的方法。该电子器件可以包括半导体存储器。所述半导体存储器可以包括：行线；与行线交叉的列线；存储单元，其位于行线与列线的交叉区域中，所述存储单元包括上电极和下电极；以及界面层，其位于存储单元的下电极与行线之间，所述界面层的宽度比行线的宽度窄。

【技术实现步骤摘要】
电子器件和用于制造电子器件的方法相关申请的交叉引用本申请要求2019年5月17日向韩国知识产权局提交的申请号为10-2019-0057764的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
本公开总体上涉及一种存储电路或存储器件、以及其在电子器件中的应用。
技术介绍
近来，随着电子器件或电器趋向于小型化、低功耗、高性能、多功能等等，已经开发了能够将信息储存在诸如计算机和便携式通信设备的各种电子器件或电器中的电子器件。因此，已经对能够利用根据施加到其上的电压或电流而在不同电阻状态之间的切换特性来储存数据的半导体器件进行了研究。半导体器件的示例是电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)以及电子熔丝等。
技术实现思路
实施例涉及一种能够改善存储单元的操作特性和可靠性的电子器件，以及一种用于制造该电子器件的方法。根据本公开的一方面，提供了一种包括半导体存储器的电子器件，其中所述半导体器件包括：行线；与行线交叉的列线；存储单元，其位于行线与列线的交叉区域中，所述存储单元包括上电极和下电极；以及界面层，其位于存储单元的下电极与行线之间，所述界面层的宽度比行线的宽度窄。根据本公开的另一方面，提供了一种包括半导体存储器的电子器件，其中所述半导体存储器包括：行线；与行线交叉的列线；存储单元，其位于行线与列线的交叉区域中，所述存储单元包括上电极和下电极；以及界面层，其位于存储单元的下电极与行线之间，所述界面层包括刻蚀速率高于行线的刻蚀速率的材料。根据本公开的又一方面，提供了一种用于制造包括半导体存储器的电子器件的方法，该方法包括：在用于行线的导电层上形成用于界面层的导电层；在用于界面层的导电层上形成包括下电极层和上电极层的单元层叠结构；通过刻蚀所述单元层叠结构来形成包括上电极和下电极的单元图案；以及通过刻蚀用于界面层的导电层和用于行线的导电层来形成行线和界面层，其中，所述界面层位于所述下电极与所述行线之间，并且具有比所述行线的宽度更窄的宽度。附图说明现在将在下文中参考附图更全面地描述示例实施例；然而，它们可以以不同的形式体现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把示例实施例的范围完全传达给本领域技术人员。在附图中，为了图示清楚，可能会放大尺寸。将理解的是，当元件被称为在两个元件之间时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。贯穿全文，相似的附图标记指代相似的元件。图1A和图1B是示出根据本公开的实施例的电子器件的结构的视图。图2A、图2B和图2C是示出根据本公开的实施例的电子器件的结构的视图。图3A和图3B是示出根据本公开的实施例的电子器件的结构的视图。图4A、图4B、图4C、图4D、图4E、图4F和图4G是示出根据本公开的实施例的用于制造包括半导体存储器的电子器件的方法的视图。图5是实施了根据本公开的实施例的存储器件的微处理器的配置图。图6是实施了根据本公开的实施例的存储器件的处理器的配置图。图7是实施了根据本公开的实施例的存储器件的系统的配置图。图8是实施了根据本公开的实施例的存储器件的数据储存系统的配置图。图9是实施了根据本公开的实施例的存储器件的存储系统的配置图。具体实施方式在下文中，将参考附图详细地描述各个实施例。附图可能不一定是按比例绘制的，并且在某些情况下，可能已夸大了附图中至少一些结构的比例，以便清楚地示出所描述的示例或实施方式的某些特征。在将多层结构中具有两个或多个层的特定示例呈现于附图或说明书的过程中，这些层的相对空间关系或如所示的布置这些层的顺序反映了所描述或示出的示例的特定实施方式，并且不同的相对空间关系或布置层的顺序是可能的。另外，所描述或示出的多层结构的示例可以不反映该特定多层结构中存在的所有层(例如，在两个示出的层之间可以存在一个或更多个附加层)。在特定示例中，当所描述或示出的多层结构中的第一层被称为在第二层“上”或“以上”或者在衬底“上”或“以上”时，第一层可以直接形成在第二层或衬底上，但是也可以表示下面这样的结构，其中在第一层与第二层或衬底之间存在一个或更多个其他中间层。在整个公开内容中，遍及本公开的各个附图和实施例，相似的附图标记指代相似的部件。图1A和图1B是示出根据本公开的实施例的电子器件的结构的视图。图1A是单元阵列100的电路图，以及图1B是存储单元阵列100的立体图。参考图1A，根据本公开的实施例的电子器件可以包括半导体存储器，并且所述半导体存储器可以是非易失性存储器件或可变电阻存储器件。所述半导体存储器可以包括行线和与行线交叉的列线。行线可以是字线，且列线可以是位线。字线和位线是相对的概念。行线可以是位线，且列线可以是字线。在下文中，假设并描述了行线是字线并且列线是位线的情况。单元阵列100可以包括分别设置在列线BL1至BL3与行线WL1至WL3之间的存储单元MC11至MC33。存储单元MC11至MC33可以被设置在列线BL1至BL3与行线WL1至WL3的交叉点处。存储单元MC11至MC33分别可以包括串联连接的选择元件S11至S33和存储元件M11至M33。选择元件S11至S33可以分别电连接到行线WL1至WL3，并且存储元件M11至M33可以分别电连接到列线BL1至BL3。存储元件M11至M33中的每一个可以包括作为用于储存数据的储存节点的存储图案。例如，存储元件M11至M33中的每一个可以包括可变电阻材料，诸如电阻材料、磁隧道结(MTJ)或相变材料。选择元件S11至S33中的每一个可以被用于选择存储单元MC，并且包括开关材料。选择元件S11至S33中的每一个可以是二极管、PNP二极管、BJT、金属绝缘体转变(MIT)元件、混合离子电子导电(MIEC)元件、双向阈值开关(OST)元件等。存储单元MC11至MC33中的每一个的形状和配置可以根据实施例而变化。例如，可以省略选择元件S11至S33，或者可以将选择元件S11至S33的位置与存储元件M11至M33的位置颠倒。即，选择元件S11至S33可以电连接到列线BL1至BL3，且存储元件M11至M33可以电连接到行线WL1至WL3。另外，所述半导体存储器还可以包括用于控制列线BL1至BL3的列电路110和用于控制行线WL1至WL3的行电路120。行电路120可以是行解码器、字线解码器、字线驱动器等。行电路120根据行地址R_ADD从行线WL1至WL3中选择单个行线(例如，第二行线WL2)。列电路110可以是列解码器、位线解码器或位线驱动器等。列电路110根据列地址C_ADD从列线BL1至BL3中选择单个列线(例如，第二列线BL2)。因此，连接在所选的列线BL2与所选的行线WL2之间的单个存储单元MC22可以被选中。尽管在图1A中示本文档来自技高网...

【技术保护点】
1.一种包括半导体存储器的电子器件，其中，所述半导体存储器包括：/n多个行线；/n与所述行线交叉的多个列线；/n多个存储单元，其相应地位于所述行线与所述列线的多个交叉区域中，每个所述存储单元都包括上电极和下电极；以及/n多个界面层，其位于所述存储单元的下电极与所述行线之间，每个所述界面层的第一宽度窄于所述行线中的对应的一个行线的第二宽度。/n

【技术特征摘要】
20190517 KR 10-2019-00577641.一种包括半导体存储器的电子器件，其中，所述半导体存储器包括：
多个行线；
与所述行线交叉的多个列线；
多个存储单元，其相应地位于所述行线与所述列线的多个交叉区域中，每个所述存储单元都包括上电极和下电极；以及
多个界面层，其位于所述存储单元的下电极与所述行线之间，每个所述界面层的第一宽度窄于所述行线中的对应的一个行线的第二宽度。


2.根据权利要求1所述的电子器件，其中，每个所述界面层的第一宽度窄于所述下电极的第三宽度。


3.根据权利要求1所述的电子器件，其中，所述下电极的下表面的第三宽度宽于所述下电极的上表面的第四宽度，并且每个所述界面层的第一宽度窄于所述下电极的下表面的所述第三宽度。


4.根据权利要求1所述的电子器件，其中，所述下电极的下表面的第三宽度宽于所述下电极的上表面的第四宽度，并且每个所述界面层的第一宽度窄于所述下电极的上表面的第四宽度。


5.根据权利要求1所述的电子器件，其中，所述第二宽度窄于所述下电极的第三宽度。


6.根据权利要求1所述的电子器件，其中，每个所述存储单元还包括位于所述上电极与所述下电极之间的可变电阻层，并且每个所述界面层的第一宽度窄于所述可变电阻层的第三宽度。


7.根据权利要求1所述的电子器件，其中，每个所述存储单元还包括可变电阻层、中间电极和开关层，所述可变电阻层、所述中间电极和所述开关层被层叠在所述下电极与所述上电极之间，并且每个所述界面层的第一宽度窄于所述开关层的第三宽度。


8.根据权利要求1所述的电子器件，其中，所述界面层包括钨硅氮化物(WSiNx)，并且所述行线包括钨(W)。


9.根据权利要求1所述的电子器件，其中，所述行线各自在第一方向上延伸，所述列线各自在与所述第一方向交叉的第二方向上延伸，每个所述界面层在所述第二方向上的第一宽度窄于每个所述行线在所述第二方向上的第二宽度，并且所述第一宽度窄于所述下电极在所述第二方向上的...

【专利技术属性】
技术研发人员：李贤真，高永锡，李政勋，李贤敏，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR