一种时钟控制方法、装置、设备及存储介质制造方法及图纸

本申请公开了一种时钟控制方法、装置、设备及存储介质。本方法相对实现了对于服务器主板以及PCIe扩展板卡之间双向数据通信的时序优化，并且也能够避免出现在服务器主板以及PCIe扩展板卡之间任意一个数据通信方向中，发起端在某一高电平时刻传输的数据在下一高电平时刻未到达接收端的情况，进而确保了服务器主板与PCIe扩展板卡之间通信的可靠性。此外，本申请还提供一种时钟控制装置、设备及存储介质，有益效果同上所述。

【技术实现步骤摘要】
一种时钟控制方法、装置、设备及存储介质
本申请涉及数据通信领域，特别是涉及一种时钟控制方法、装置、设备及存储介质。
技术介绍
PCIe(peripheralcomponentinterconnectexpress)扩展板卡，往往与服务器中的服务器主板连接，对输入服务器主板的外部数据进行特定的逻辑运算，以此达到向服务器主板提供相应运算服务的目的。如图1所示的PCIe扩展板卡与服务器主板之间的连接结构示意图可知。PCIe扩展板卡往往通过连接器与服务器主板连接，并基于特定的通信协议，以及与该通信协议对应时钟频率的同源时钟进行数据的交互，也就是说，时钟源的时钟信号满足PCIe扩展板卡与服务器主板之间通信协议所规定的时钟频率，同一时钟源的时钟信号通过时钟缓存器分别传输至服务器主板的数据处理芯片以及PCIe扩展板卡的数据处理芯片，并在此基础上，服务器主板的数据处理芯片以及PCIe扩展板卡的数据处理芯片基于时钟信号执行数据的收发。服务器主板与PCIe扩展板卡之间的数据收发是基于同一链路双向进行的，时序示意图如2所示，服务器主板与PCIe扩展板卡之间的本文档来自技高网...

【技术保护点】
1.一种时钟控制方法，其特征在于，包括：/n获取服务器主板以及PCIe扩展板卡的硬件参数；其中，所述PCIe扩展板卡接入所述服务器主板；/n根据所述硬件参数计算所述服务器主板以及所述PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量；/n判断所述第一时间裕量以及所述第二时间裕量的总和是否大于0；/n若所述第一时间裕量以及所述第二时间裕量的总和大于0，则基于所述第一时间裕量与所述第二时间裕量的时间裕量均值生成相应的时钟相位差；/n依照所述时钟相位差向所述服务器主板以及所述PCIe扩展板卡分别发起时钟信号。/n

【技术特征摘要】
1.一种时钟控制方法，其特征在于，包括：
获取服务器主板以及PCIe扩展板卡的硬件参数；其中，所述PCIe扩展板卡接入所述服务器主板；
根据所述硬件参数计算所述服务器主板以及所述PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量；
判断所述第一时间裕量以及所述第二时间裕量的总和是否大于0；
若所述第一时间裕量以及所述第二时间裕量的总和大于0，则基于所述第一时间裕量与所述第二时间裕量的时间裕量均值生成相应的时钟相位差；
依照所述时钟相位差向所述服务器主板以及所述PCIe扩展板卡分别发起时钟信号。


2.根据权利要求1所述的时钟控制方法，其特征在于，所述根据所述硬件参数计算所述服务器主板以及所述PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，包括：
根据所述硬件参数计算所述服务器主板以及所述PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一延迟时间以及第二延迟时间；
计算所述第一延迟时间相较于时钟周期的所述第一时间裕量，以及所述第二延迟时间相较于所述时钟周期的所述第二时间裕量。


3.根据权利要求1所述的时钟控制方法，其特征在于，在所述计算所述第一延迟时间相较于时钟周期的所述第一时间裕量，以及所述第二延迟时间相较于所述时钟周期的所述第二时间裕量之前，所述方法还包括：
获取所述服务器主板以及所述PCIe扩展板卡之间的通信协议参数；
根据所述通信协议参数得到对应的所述时钟周期。


4.根据权利要求1所述的时钟控制方法，其特征在于，所述基于所述第一时间裕量与所述第二时间裕量的时间裕量均值生成相应的时钟相位差，包括：
基于所述第一时间裕量与所述第二时间裕量的时间裕量均值在所述时钟周期中的占比值计算得到对应的相位角；
将所述相位角设置为所述时钟相位差。


5.根据权利要求1所述的时钟控制方法，其特征在于，所述硬件参数包括通信线路参数以及芯片运算参数。


6.根据权利要求1至5任意一项所述...

【专利技术属性】
技术研发人员：张晶威，刘铁军，刘丹，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11