垂直约瑟夫逊结超导器件制造技术

一种芯片表面基底器件结构(1100)，包括与第一超导层(104)耦合的包括晶体硅的衬底(206A，206B)，其中第一超导层与包括晶体硅的第二衬底(102)耦合。在一个实施方式中，芯片表面基底器件结构还包括位于衬底的蚀刻区域中的垂直约瑟夫逊结，该垂直约瑟夫逊结包括第一超导层、隧道势垒层和顶部超导层。

【技术实现步骤摘要】
【国外来华专利技术】垂直约瑟夫逊结超导器件
技术介绍
本专利技术一般涉及超导器件，更具体地说，涉及使用金属上硅(SOM)衬底制造垂直约瑟夫逊结超导器件。量子计算通常是为了执行计算和信息处理功能的目的而使用量子力学现象。量子计算可以被看作与经典计算相反，经典计算通常利用晶体管对二进制值进行操作。即，经典计算机可以对0或1的位值进行操作，而量子计算机对包括0和1的叠加的量子位进行操作，可以纠缠多个量子位，并且使用干扰来获得计算结果。量子计算硬件可以不同于经典计算硬件。特别地，超导量子电路通常依赖于约瑟夫逊结，约瑟夫逊结可以在半导体器件中制造。约瑟夫逊结通常表明超电流的约瑟夫逊效应，其中电流可以在没有施加电压的情况下无限地流过约瑟夫逊结。约瑟夫逊结可以通过弱耦合两个超导体(一种无电阻导电的材料)，例如通过如下所述的隧道势垒来产生。一些现有技术的约瑟夫逊结可以使用阴影蒸发来实现。使用阴影蒸发制造现有技术的约瑟夫逊结的问题可能是，这种方法不是可扩展的，因为阴影蒸发可能在诸如200mm或300mm晶片的较大衬底上产生不均匀的结果。通过阴影蒸发实现的约瑟夫逊结会具有超电流的高度可变性。通过阴影蒸发实现的约瑟夫逊结可以用剥离工艺来制造，这进而会在剩余的超导层的边缘处引起扩口(flare)，会允许在约瑟夫逊结附近形成一个或多个浮动超导岛(其中在抗蚀剂或硬掩模轮廓中使用底切)；并且可能具有由倾斜蒸发中的底切和小的未对准引起的一些结可变性(其引起临界电流的可变性)。另外，阴影蒸发的问题在于，材料和沉积方法的选择数量可能受到限制。还存在用于单通量子(SFQ)计算的约瑟夫逊结，其可以是垂直的，但是可能具有超过适合于量子计算的损耗的相关损耗的问题。与SFQ结相关联的这种损耗可以包括由于周围的具有不足的损耗角正切的电介质的损耗和隧道势垒中的损耗两者。另外，SFQ结通常具有比量子位(qubit)结更大的面积。
技术实现思路
以下给出了概述以提供对本专利技术的一个或多个实施例的基本理解。本概述不旨在标识关键或重要元素，或描绘特定实施例的任何范围或权利要求的任何范围。其唯一目的是以简化形式呈现概念，作为稍后呈现的更详细描述的序言。在本文描述的一个或多个实施例中，描述了促进垂直约瑟夫逊结超导器件的器件、系统、芯片表面基底器件结构、计算机实现的方法、装置和/或计算机程序产品。根据一个实施例，提供了一种芯片表面基底器件结构。在一个示例中，芯片表面基底器件结构包括与第一超导层物理耦合的包括晶体硅的衬底，其中第一超导层与包括晶体硅的第二衬底物理耦合。在一个或多个实现中，芯片表面基底器件结构还可包括位于衬底的蚀刻区域中的垂直约瑟夫逊结，该垂直约瑟夫逊结包括第一超导层、隧道势垒层和顶部超导层。这种芯片表面基底器件结构的优点可以是该结构包含比来自先前技术的约瑟夫逊结更均匀的垂直约瑟夫逊结。在一些示例中，隧道势垒层位于第一超导层或与第一超导层耦合的第二超导层中的至少一个上。以这种方式沉积隧道势垒层的优点可以是，这种芯片表面基底器件结构比具有不同定位的隧道势垒层的芯片表面基底器件结构更可再现。在另一个实施例中，提供了一种方法。在一个示例中，该方法包括将包括晶体硅的衬底与第一超导层物理耦合。该方法还可以包括将第一超导层与包括晶体硅的第二衬底物理耦合。该方法可进一步包括蚀刻该衬底。该方法还可以包括在衬底的蚀刻中形成垂直约瑟夫逊结，该垂直约瑟夫逊结包括第一超导层、隧道势垒层和顶部超导层。这种方法的优点可以是，它可以用于制造比由先前技术制造的约瑟夫逊结更均匀的垂直约瑟夫逊结。在一些示例中，该方法还包括在第一超导层和隧道势垒层之间沉积第二超导层。以这种方式沉积第二超导层的优点可以是，第二超导层的高度可以用于设置通孔中的隧道基底层的高度。在另一实施例中，提供了一种芯片表面基底器件结构。在一个示例中，芯片表面基底器件结构包括超导层的第一部分，其与超导层的第二部分结合，超导层的第一部分物理耦合到衬底，并且超导层的第二部分物理耦合到第二衬底。在一个或多个实现中，芯片表面基底器件结构还可包括位于衬底的蚀刻区域中的垂直约瑟夫逊结，该垂直约瑟夫逊结包括隧道势垒层和顶部超导层。这种芯片表面基底器件结构的优点可以是，它包含比来自先前技术的约瑟夫逊结更均匀的垂直约瑟夫逊结。在一些示例中，隧道势垒层形成在超导层上。在第一超导层上形成隧道势垒层的优点可以是，这种芯片表面基底器件结构比具有不同定位的隧道势垒层的芯片表面基底器件结构更可再现。在另一个实施例中，提供了一种方法。在一个示例中，该方法包括将超导层的物理耦合到晶体硅衬底的第一部分与超导层的物理耦合到第二晶体硅衬底的第二部分结合，晶体硅衬底、超导层和第二晶体硅衬底包括金属上硅(SOM)基底。该方法还可以包括在晶体硅衬底的蚀刻中形成垂直约瑟夫逊结，该垂直约瑟夫逊结包括超导层、隧道势垒层和第二超导层。这种方法的优点可以是，它可以用于制造比由先前技术制造的约瑟夫逊结更均匀的垂直约瑟夫逊结。在另一实施例中，提供了一种芯片表面基底器件结构。在一个示例中，芯片表面基底器件结构包括与第一超导层物理耦合的包括晶体硅的衬底，其中第一超导层与包括晶体硅的第二衬底物理耦合；以及在衬底的蚀刻中形成的垂直约瑟夫逊结。这种芯片表面基底器件结构的优点可以是，它包含比来自先前技术的约瑟夫逊结更均匀的垂直约瑟夫逊结。附图说明图1示出了根据本文所述的一个或多个实施例的示例性非限制性芯片表面基底器件结构。图2示出了根据本文所述的一个或多个实施例的在创建通孔之后的图1的示例性非限制性芯片表面基底器件结构。图3示出了根据本文所述的一个或多个实施例的在沉积隧道势垒层之后的图2的示例性非限制性芯片表面基底器件结构。图4示出了根据本文所述的一个或多个实施例的在沉积第二超导体之后的图2的示例性非限制性芯片表面基底器件结构。图5示出了根据本文所述的一个或多个实施例的在沉积隧道势垒层之后的图4的示例性非限制性芯片表面基底器件结构。图6示出了根据本文所述的一个或多个实施例的在沉积比通孔的初始高度厚的另一超导层之后的图5的示例性非限制性芯片表面基底器件结构。图7示出了根据本文所述的一个或多个实施例的在沉积比通孔的初始高度薄的另一超导层之后的图5的示例性非限制性芯片表面基底器件结构。图8示出了根据本文所述的一个或多个实施例的在去除材料向下至顶部隧道势垒层之后的图6的示例性非限制性芯片表面基底器件结构。图9示出了根据本文所述的一个或多个实施例的在去除顶部隧道势垒层之后的图8的示例性非限制性芯片表面基底器件结构。图10示出了根据本文所述的一个或多个实施例的在去除材料向下至顶部衬底层之后的图6或图7的示例性非限制性芯片表面基底器件结构。图11示出了根据本文所述的一个或多个实施例的在沉积另一超导层之后的图10的示例性非限制性芯片表面基底器件结构。图12示出了根据本文所述的一个或多个实施例的促进实现垂直约瑟夫逊结超导器件的示例性非限制性的计算机实现的方法的流程图。图13示出了根本文档来自技高网...

【技术保护点】
1.一种芯片表面基底器件结构，包括：/n包括晶体硅的衬底，所述衬底与第一超导层物理耦合，其中所述第一超导层与包括晶体硅的第二衬底物理耦合；以及/n位于所述衬底的蚀刻区域中的垂直约瑟夫逊结，所述垂直约瑟夫逊结包括所述第一超导层、隧道势垒层和顶部超导层。/n

【技术特征摘要】
【国外来华专利技术】20180323 US 15/934,4001.一种芯片表面基底器件结构，包括：
包括晶体硅的衬底，所述衬底与第一超导层物理耦合，其中所述第一超导层与包括晶体硅的第二衬底物理耦合；以及
位于所述衬底的蚀刻区域中的垂直约瑟夫逊结，所述垂直约瑟夫逊结包括所述第一超导层、隧道势垒层和顶部超导层。


2.如权利要求1所述的芯片表面基底器件结构，还包括：
在所述衬底的所述蚀刻区域中的通孔。


3.如权利要求1所述的芯片表面基底器件结构，其中所述隧道势垒层位于所述第一超导层或与所述第一超导层物理耦合的第二超导层中的至少一个上。


4.如权利要求1所述的芯片表面基底器件结构，其中所述垂直约瑟夫逊结包括沉积在所述隧道势垒层上方的第三超导层。


5.如权利要求1所述的芯片表面基底器件结构，其中，所述第一超导层包括所述垂直约瑟夫逊结的第一电极，并且位于所述隧道势垒层的与所述第一超导层相对的一侧上的所述顶部超导层包括所述垂直约瑟夫逊结的顶部电极。


6.如权利要求1所述的芯片表面基底器件结构，其中所述垂直约瑟夫逊结包括第一电极和第二电极，所述第一电极包括所述第一超导层或第二超导层，所述第二电极包括所述顶部超导层。


7.如权利要求1所述的芯片表面基底器件结构，其中所述第一超导层位于所述衬底和所述第二衬底之间并且结合所述衬底和所述第二衬底。


8.如权利要求1所述的芯片表面基底器件结构，其中第三超导层沉积在所述第一超导层和所述隧道势垒层之上或沉积在第二超导层和所述隧道势垒层之上。


9.一种方法，包括：
将包括晶体硅的衬底与第一超导层物理耦合；
将第一超导层与包括晶体硅的第二衬底物理耦合；
刻蚀所述衬底；以及
在所述衬底的所述蚀刻中形成垂直约瑟夫逊结，所述垂直约瑟夫逊结包括所述第一超导层、隧道势垒层和顶部超导层。


10.如权利要求9所述的方法，还包括：
通过在由溅射、蒸发、原子层沉积、生长、化学改性和氧化组成的组内执行所述工艺来沉积所述隧道势垒层。


11.如权利要求9所述的方法，还包括：
在所述第一超导层和所述隧道势垒层之间沉积第二超导层。


12.如权利要求11所述的方法，其中，所述第二超导层的高度短于所述衬底的蚀刻的第二高度，其中所述第二高度包括在形成所述蚀刻时所述衬底的蚀刻的初始高度...

【专利技术属性】
技术研发人员：S罗森布拉特，M布林克，RO托帕洛格卢，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US