移位寄存器及其驱动方法、栅极驱动电路和显示装置制造方法及图纸

一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。移位寄存器(10)可包括补偿选择电路(100)、保持电路(200)和N个移位寄存电路(300)。保持电路可保持消隐输入信号。每个移位寄存电路可包括消隐输入电路(310)和输出电路(330)。消隐输入电路可根据消隐输入信号和消隐控制信号(CLKA)将消隐下拉信号提供到第一节点(Q)。输出电路可根据第一节点的电压，从移位信号输出端(CR)输出移位信号，从第一驱动信号输出端(OUT)输出第一驱动信号。补偿选择电路可根据补偿选择控制信号(OE)和N个移位寄存电路中的一个移位寄存电路输出的移位信号，向保持电路和N个移位寄存电路提供消隐输入信号。

【技术实现步骤摘要】
【国外来华专利技术】移位寄存器及其驱动方法、栅极驱动电路和显示装置
本公开涉及显示
，具体地，涉及移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。
技术介绍
阵列基板行驱动(GateDriveronArray，简称GOA)技术将栅极驱动电路制作在阵列基板上，实现对像素电路逐行扫描的功能。栅极驱动电路可包括多个级联的移位寄存器。从移位寄存器的输出端输出扫描信号以驱动像素电路并同时输出级联信号以驱动下一级移位寄存器。在显示领域特别是有机发光二极管(OrganicLight-EmittingDiode，简称OLED)显示装置中，栅极驱动电路目前都集成在栅极驱动芯片中。在芯片设计中，芯片的面积是影响芯片成本的主要因素。通常，栅极驱动电路包括感测电路、扫描电路、以及连接感测电路和扫描电路的输出的连接电路(例如，或门电路)。这样的栅极驱动电路结构非常复杂，难以满足高分辨率和窄边框的要求。
技术实现思路
本公开的实施例提供了移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。根据本公开的第一方面，提供了一种移位寄存器。移位寄存器可包本文档来自技高网...

【技术保护点】
一种移位寄存器，包括补偿选择电路、保持电路和N个移位寄存电路；/n其中，所述保持电路被配置为保持消隐输入信号；/n所述N个移位寄存电路的每一个包括：/n消隐输入电路，其被配置为根据所述消隐输入信号和消隐控制信号将消隐下拉信号提供到第一节点；/n输出电路，其被配置为根据所述第一节点的电压，从移位信号输出端输出移位信号，以及从第一驱动信号输出端输出第一驱动信号；/n所述补偿选择电路被配置为根据补偿选择控制信号和所述N个移位寄存电路中的一个移位寄存电路输出的所述移位信号，经由第一控制节点向所述保持电路和所述N个移位寄存电路提供所述消隐输入信号；/n其中，N为大于1的自然数。/n

【技术特征摘要】
【国外来华专利技术】一种移位寄存器，包括补偿选择电路、保持电路和N个移位寄存电路；
其中，所述保持电路被配置为保持消隐输入信号；
所述N个移位寄存电路的每一个包括：
消隐输入电路，其被配置为根据所述消隐输入信号和消隐控制信号将消隐下拉信号提供到第一节点；
输出电路，其被配置为根据所述第一节点的电压，从移位信号输出端输出移位信号，以及从第一驱动信号输出端输出第一驱动信号；
所述补偿选择电路被配置为根据补偿选择控制信号和所述N个移位寄存电路中的一个移位寄存电路输出的所述移位信号，经由第一控制节点向所述保持电路和所述N个移位寄存电路提供所述消隐输入信号；
其中，N为大于1的自然数。


根据权利要求1所述的移位寄存器，其中，所述保持电路包括第一电容；
所述第一电容的第一端耦接所述第一控制节点，另一端耦接第二电压端以接收第二电压。


根据权利要求1所述的移位寄存器，其中，所述补偿选择电路包括第一晶体管；
其中，所述第一晶体管的控制极和补偿选择控制信号端耦接以接收所述补偿选择控制信号，所述第一晶体管的第一极和所述N个移位寄存电路中的一个移位寄存电路的所述移位信号输出端耦接，所述第一晶体管的第二极和所述第一控制节点耦接。


根据权利要求1所述的移位寄存器，其中，所述消隐输入电路包括第二晶体管和第三晶体管，
其中，所述第二晶体管的控制极和所述第一控制节点耦接，所述第二晶体管的第一极和所述第一电压端耦接以接收第一电压作为所述消隐下拉信号，所述第二晶体管的第二极和所述第三晶体管的第一极耦接；
所述第三晶体管的控制极和第一时钟信号端耦接以接收第一时钟信号作为所述消隐控制信号，所述第三晶体管的第二极和所述第一节点耦接。


根据权利要求1所述的移位寄存器，其中，所述输出电路包括：第十九晶体管、第二十二晶体管和第二电容；
其中，所述第十九晶体管的控制极和所述第一节点耦接，所述第十九晶体管的第一极和第四时钟信号端耦接以接收第四时钟信号，所述第十九晶体管的第二极和所述移位信号输出端耦接；
所述第二十二晶体管的控制极和所述第一节点耦接，所述第二十二晶体管的第一极和所述第四时钟信号端耦接以接收第四时钟信号，所述第二十二晶体管的第二极和所述第一驱动信号输出端耦接；
所述第二电容被耦接在所述第一节点和所述移位信号输出端之间。


根据权利要求1所述的移位寄存器，其中，每个所述移位寄存电路还包括显示输入电路；
其中，所述显示输入电路被配置为根据显示输入信号将显示下拉信号提供到所述第一节点。


根据权利要求6所述的移位寄存器，其中，所述显示输入电路包括第四晶体管；
其中，所述第四晶体管的控制极和显示输入信号端耦接以接收所述显示输入信号，所述第四晶体管的第一极和第一电压端耦接以接收第一电压作为所述显示下拉信号，所述第四晶体管的第二极和所述第一节点耦接。


根据权利要求1至7中任一项所述的移位寄存器，其中，每个所述移位寄存电路还包括第一控制电路、上拉电路和第二控制电路；
其中，所述第一控制电路被配置为根据所述第一节点的电压控制上拉节点的电压；
所述上拉电路被配置为根据所述上拉节点的电压，将来自第二电压端的第二电压提供到所述第一节点、所述移位信号输出端和所述第一驱动信号输出端；
所述第二控制电路被配置为根据所述消隐控制信号和所述第一控制节点的电压控制所述上拉节点的电压，以及根据所述显示输入信号控制所述上拉节点的电压。


根据权利要求8所述的移位寄存器，其中，所述上拉节点包括第一上拉节点；
其中，所述第一控制电路包括：
第七晶体管，所述第七晶体管的控制极和第一极和第三电压端耦接，所述第七晶体管的第二极和所述第一上拉节点耦接；以及
第八晶体管，所述第八晶体管的控制极和所述第一节点耦接，所述第八晶体管的第一极和所述第一上拉节点耦接，所述第八晶体管的第二极和所述第二电压端耦接；
其中，所述上拉电路包括：
第九晶体管，所述第九晶体管的控制极和所述第一上拉节点耦接，所述第九晶体管的第一极和所述第一节点耦接，所述第九晶体管的第二极和所述第二电压端耦接；
第二十晶体管，所述第二十晶体管的控制极和所述第一上拉节点耦接，所述第二十晶体管的第一极和所述移位信号输出端耦接，所述第二十晶体管的第二极和所述第二电压端耦接；以及
第二十三晶体管，所述第二十三晶体管的控制极和所述第一上拉节点耦接，所述第二十三晶体管的第一极和所述第一驱动信号输出端耦接，所述第二十三晶体管的第二极和所述第二电压端耦接；
其中，所述第二控制电路包括：
第十三晶体管，所述第十三晶体管的控制极和第一时钟信号端耦接以接收第一时钟信号作为所述消隐控制信号，所述第十三晶体管的第一极和所述第一上拉节点耦接；
第十四晶体管，所述第十四晶体管的控制极和所述第一控制节点耦接，所述第十四晶体管的第一极和所述第十三晶体管的第二极耦接，所述第十四晶体管的第二极和所述第二电压端耦接；以及
第十五晶体管，所述第十五晶体管的控制极和显示输入信号端耦接以接收所述显示输入信号，所述第十五晶体管的第一极和所述第一上拉节点耦接，所述第十五晶体管的第二极和所述第二电压端耦接。


根据权利要求9所述的移位寄存器，其中，所述上拉节点还包括第二上拉节点；
其中，所述第一控制电路还包括：
第十晶体管，所述第十晶体管的控制极和第一极和第四电压端耦接，所述第十晶体管的第二极和所述第二上拉节点耦接；以及
第十一晶体管，所述第...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11