半导体光器件的制造方法和半导体光器件的中间体技术

本发明专利技术的目的在于，提供能够抑制网纹的半导体光器件的制造方法和半导体光器件的中间体。本发明专利技术的半导体光器件的制造方法包括：在InP生长用基板上形成蚀刻阻挡层的工序；以及在前述蚀刻阻挡层上形成半导体层叠体的工序，所述半导体层叠体层叠有多层至少包含In和P的InGaAsP系III‑V族化合物半导体层，前述蚀刻阻挡层的厚度为100nm以下。另外，本发明专利技术的半导体光器件的中间体具备：InP生长用基板、形成在前述InP生长用基板上的蚀刻阻挡层、以及形成在前述蚀刻阻挡层上且层叠有多层至少包含In和P的InGaAsP系III‑V族化合物半导体层的半导体层叠体，前述蚀刻阻挡层的厚度为100nm以下。

【技术实现步骤摘要】
【国外来华专利技术】半导体光器件的制造方法和半导体光器件的中间体
本专利技术涉及半导体光器件的制造方法和半导体光器件的中间体。
技术介绍
近年来，随着可穿戴设备的需求，对于以红外区域作为收发光波长的半导体光器件寻求小型化，尤其是，逐渐寻求减小半导体光器件的厚度(总厚)。并且，以波长1000nm～2200nm的近红外区域收发光波长的半导体光器件作为血液分析等健康护理用传感器而备受关注。对于这种要求，例如，本申请人最先提出了一种贴合半导体光器件，其具有如下工序：在InP生长用基板上形成半导体层叠体的工序；将半导体层叠体至少夹着金属接合层与包含Si基板的支承基板进行接合的工序；以及去除InP生长用基板的工序(参照专利文献1)。在这种去除InP生长用基板并接合支承基板的半导体光器件的制造方法中，在InP生长用基板上预先形成了蚀刻阻挡层。蚀刻阻挡层可通过例如使三元系或四元系的混晶在InP生长用基板上生长(例如外延生长)来形成。现有技术文献专利文献专利文献1：日本特开2018-006495号公报>
技术实现思路
...

【技术保护点】
1.一种半导体光器件的制造方法，其特征在于，其包括：/n在InP生长用基板上形成蚀刻阻挡层的工序；以及/n在所述蚀刻阻挡层上形成半导体层叠体的工序，所述半导体层叠体层叠有多层至少包含In和P的InGaAsP系III-V族化合物半导体层，/n所述蚀刻阻挡层的厚度为100nm以下。/n

【技术特征摘要】
【国外来华专利技术】20180330 JP 2018-069432;20190326 JP 2019-0592331.一种半导体光器件的制造方法，其特征在于，其包括：
在InP生长用基板上形成蚀刻阻挡层的工序；以及
在所述蚀刻阻挡层上形成半导体层叠体的工序，所述半导体层叠体层叠有多层至少包含In和P的InGaAsP系III-V族化合物半导体层，
所述蚀刻阻挡层的厚度为100nm以下。


2.根据权利要求1所述的半导体光器件的制造方法，其中，所述蚀刻阻挡层的厚度为50nm以下。


3.根据权利要求2所述的半导体光器件的制造方法，其中，所述蚀刻阻挡层的厚度为20nm以下。


4.根据权利要求1～3所述的半导体光器件的制造方法，其还具有：
至少夹着金属接合层将支承基板接合于所述半导体层叠体的工序；以及
去除所述InP生长用基板的工序。


5.根据权利要求1～4中任一项所述的半导体光器件的制造方法，其中，将所述蚀刻阻挡层的一部分设置为n型InGaAs接触层。


6.根据权利要求5所述的半导体光器件的制造方法，其中，所述n型InGaAs接触层的厚度为1～100nm。


7.根据权利要求1～6中任一项所述的半导体光器件的制造方法，...

【专利技术属性】
技术研发人员：小鹿优太，门胁嘉孝，生田哲也，
申请(专利权)人：同和电子科技有限公司，
类型：发明
国别省市：日本;JP