一种IP复用下检纠查存储器数据准确性的方法技术

本发明专利技术公开一种IP复用下检纠查存储器数据准确性的方法，属于SoC技术领域。在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。本发明专利技术以系统总线有效数据宽度与存储单元数据位宽为比较对象，还增加了当系统总线有效数据与存储数据位宽不对应时，读操作出错情况下数据的处理方法，增加了存储单元数据的写回操作。

【技术实现步骤摘要】
一种IP复用下检纠查存储器数据准确性的方法
本专利技术涉及SoC
，特别涉及一种IP复用下检纠查存储器数据准确性的方法。
技术介绍
随着集成电路的发展，SoC技术成为超大规模集成电路设计普遍采用的设计方法及手段。SoC技术以IP复用为基础，可降低研发成本，加快开发周期。IP复用技术重复利用IP提高设计能力，压缩设计与制造之前的鸿沟，利用经过硅验证的IP可降低设计风险及成本。SoC产品在某些领域出于工作环境的考虑或者产品本身安全特性的思量，会增强其对可靠性要求。比如，存储单元内单比特数据的翻转可能对系统软硬件造成一定影响。普遍的，诸多CPU内核中存储单元都会集成检纠错逻辑，减低系统错误率。另一方面，大量的数据通过外置存储器来处理，CPU通过系统总线向存储器控制器发出请求，存储器控制器访存外置存储器。因此，纠检错外部存储器的数据也很有必要。对于存储器控制器IP，在设计阶段更改其内部结构，不易实现，且可复用性较低。针对AHB或CLB等总线没有ECC功能，在专利CN102831028A公开一种基于数据总线的ECC纠错方法及系统，将总线Master处理成符合ECC位宽要求的访问，通过总线复用ECC保护电路。该方法通过在总线上增加纠检错功能的单元，提高了ECC纠错的复用性；在数据流处理上，以命令数据与ECC基本保护单元大小为比较对象。然而，当读数据校验出错时，其未能提供写回功能，不能保证数据一致性且再次读数据时依然会出现校验错误。另一方面，其处理数据流的方法基于ECC基本保护单元支持的位宽，当外设的数据宽度小于ECC基本保护单元支持的位宽时，灵活度降低，在不同存储空间的处理方式上，其提供的可配置性相对不够。
技术实现思路
本专利技术的目的在于提供一种IP复用下检纠查存储器数据准确性的方法，通过转接桥检查纠错访存数据，极简改进存储器控制器，增强数据可靠性。为实现上述目的，本专利技术提供一种IP复用下检纠查存储器数据准确性的方法，包括：在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。可选的，所述转接桥通过数据总线slave与系统总线通信，通过数据总线master与包括所述存储器控制器在内的外部设备相连。可选的，所述转接桥包括配置总线接口、空间配置模块、校验模块、DEBUG模块和缓存模块；其中，所述空间配置模块通过所述配置总线接口为所述转接桥分配存储空间；所述校验模块包括多种类型的校验基本单元，不同类型支持不同比特位的校验，根据存储数据宽度选择对应比特位的校验基本单元，提供校验码、错误类型、校验数据和错误提示；所述DEBUG模块通过所述配置总线接口访问，注入错误、提供警报配置、写回使能和反馈校验失败信息；所述缓存模块缓存所述数据总线slave的写操作信息，根据系统总线协议适配缓存宽度，包括数据、地址、数据宽度和数据传输类型。可选的，所述转接桥还包括状态控制模块，所述状态控制模块默认处于IDLE状态，当数据总线slave存在请求，所述状态控制模块判断请求类型，读请求进入读状态，写请求进入写预取状态；写预取状态：若数据总线slave的有效数据宽度小于存储单元的数据宽度，进入读状态，标记为读后写FLAG；否则，进入写状态；读状态：完成读操作，对读取数据进行校验，进入读结束状态；读结束状态：若读后写FLAG有效，读数据正确或错误可校验，进入写状态；若读后写FLAG无效，向数据总线slave返回读数据；若读数据错误可校验，进入写状态，标记写回FLAG；若读数据错误不可校验，反馈错误信息；否则，进入IDLE态；写状态：生成校验码，完成写操作，进入IDLE态。可选的，所述状态控制模块处于IDLE态时，更新转接桥的配置，数据总线slave地址命中转接桥程序空间起始地址，或数据总线slave地址命中数据空间起始地址时，启动状态跳转。可选的，所述配置总线接口为所述转接桥分配存储空间包括：定义程序空间及数据空间的起始地址、校验使能及该空间对应的存储数据宽度。可选的，注入错误包括读写操作时数据错误和校验码错误注入；提供警报配置包括警报状态及警报使能；反馈校验失败信息包括失效类型、失效发生地址、数据及校验值；其中，注入错误是将数据总线slave操作的数据与注入的数据进行位操作。可选的，所述系统总线为片内总线，不同的SoC系统采用的总线协议不同，所述数据总线slave、所述数据总线master和所述配置总线接口满足系统总线的协议及其时序要求；所述转接桥中配置总线接口空间与转接桥程序及数据空间不重合。在本专利技术中提供了一种IP复用下检纠查存储器数据准确性的方法，在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。本专利技术以系统总线有效数据宽度与存储单元数据位宽为比较对象，还增加了当系统总线有效数据与存储数据位宽不对应时，读操作出错情况下数据的处理方法，增加了存储单元数据的写回操作。本专利技术具有以下有益效果：（1）通过转接桥检查纠错访存数据，仅扩展存储器控制器的数据位宽，增加校验位，易于实现；且可复用性较高，对于有同样要求的外设，可共用转接桥；（2）考虑到通过该转接桥的存储数据宽度不同，提供支持不同比特位的校验基本单元，易于使用；增加缓存模块，在总线有效数据与存储数据位宽不对应时，一定程度上缓解校验逻辑对系统总线的影响。附图说明图1是本专利技术提供的IP复用下检纠查存储器数据准确性的方法的整体示意图；图2是本专利技术提供的状态控制模块响应数据总线slave请求的流程图；图3是本专利技术实施例二中挂载不同数据宽度存储器的示意图。具体实施方式以下结合附图和具体实施例对本专利技术提出的一种IP复用下检纠查存储器数据准确性的方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。实施例一本专利技术提供了一种IP复用下检纠查存储器数据准确性的方法，如图1所示，在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。请继续参阅图1，所述转接桥包括数据总线slave、数据总线master、配置总线接口、空间配置模块、校验模块、DEBUG模块和缓存模块。所述系统总线为片内总线，不同的SoC系统采用的片内总线协议有差异，本专利技术的方法可适用于不同的总线协议，仅需在数据总线slave、数据总线master、配置总线接口上根据相应协议设计，以满足总线协议及时序要求，完成通信。本实施例一中采用AHB总线协议，数据本文档来自技高网...

【技术保护点】
1.一种IP复用下检纠查存储器数据准确性的方法，其特征在于，包括：/n在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；/n所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。/n

【技术特征摘要】
1.一种IP复用下检纠查存储器数据准确性的方法，其特征在于，包括：
在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；
所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。


2.如权利要求1所述的IP复用下检纠查存储器数据准确性的方法，其特征在于，所述转接桥通过数据总线slave与系统总线通信，通过数据总线master与包括所述存储器控制器在内的外部设备相连。


3.如权利要求2所述的IP复用下检纠查存储器数据准确性的方法，其特征在于，所述转接桥包括配置总线接口、空间配置模块、校验模块、DEBUG模块和缓存模块；其中，
所述空间配置模块通过所述配置总线接口为所述转接桥分配存储空间；
所述校验模块包括多种类型的校验基本单元，不同类型支持不同比特位的校验，根据存储数据宽度选择对应比特位的校验基本单元，提供校验码、错误类型、校验数据和错误提示；
所述DEBUG模块通过所述配置总线接口访问，注入错误、提供警报配置、写回使能和反馈校验失败信息；
所述缓存模块缓存所述数据总线slave的写操作信息，根据系统总线协议适配缓存宽度，包括数据、地址、数据宽度和数据传输类型。


4.如权利要求3所述的IP复用下检纠查存储器数据准确性的方法，其特征在于，所述转接桥还包括状态控制模块，所述状态控制模块默认处于IDLE状态，当数据总线slave存在请求，所述状态控制模块判断请求类型，读请求进入读状态，写请求进入写预取状态；
写预取状态：若数据总线slave的有效数据宽度小于存储单元的数据宽度，进入读状态，标记为读后写FLA...

【专利技术属性】
技术研发人员：王亚军，杨亮，桂江华，董利，匡正阳，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32