【技术实现步骤摘要】
适用于超高速DAC的动态复位双边沿开关驱动电路及方法
本专利技术涉及数据转换器
，尤其涉及一种适用于超高速DAC的动态复位双边沿开关驱动电路及方法。
技术介绍
超高速数字-模拟转换器(digital-to-analogconverter,DAC)在宽带无线通信、测试设备、雷达等领域具有广阔的应用前景。电流舵架构可以提供更快的切换速度和更大的带宽，因此通常是实现超高速DAC的首选结构。虽然电流舵DAC结构较为简单，但是性能仍受到多种来源的误差限制，例如，电流源失配导致的幅度误差，与输入数字信号相关的开关瞬态行为，寄生电容引起的有限输出阻抗等。电流舵DAC的基本结构是由一组加权的电流源及电流开关单元组成。在DAC中，电流开关是数字域与模拟域的接口，利用接收到的数字码信息控制开关的导通或者关断行为，从而将数字码信息转换为模拟信号。随着采样速率的提高，DAC的动态误差对性能的影响占据着主要地位。其中，与输入数字码相关的开关动态切换过程(开关瞬态行为)对于电流舵DAC高频性能的影响就十分关键。开关驱动电路的性能直...
【技术保护点】
1.一种适用于超高速DAC的动态复位双边沿开关驱动电路,其特征在于，包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字信号的双边沿采样；其中，所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点，所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；/n所述第一复位晶体管的源极连接第一共源节点，漏极连接固定电压V0；所述第二复位晶体管的源极连接第二共源节点，漏极连接固定电压V0；所述第一复位晶体管的栅极与晶体管M7的栅极输入的时钟信号同步，第二复位晶体管的栅极与晶体管M3的栅...
【技术特征摘要】
1.一种适用于超高速DAC的动态复位双边沿开关驱动电路,其特征在于，包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字信号的双边沿采样；其中，所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点，所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；
所述第一复位晶体管的源极连接第一共源节点，漏极连接固定电压V0；所述第二复位晶体管的源极连接第二共源节点，漏极连接固定电压V0；所述第一复位晶体管的栅极与晶体管M7的栅极输入的时钟信号同步，第二复位晶体管的栅极与晶体管M3的栅极输入的时钟信号同步。
2.根据权利要求1所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第一驱动支路的第一漏极端A1和第二驱动支路的第一漏极端B1均通过第一电阻R1连接电源电压VDD，第一驱动支路的第二漏极端A2和第二驱动支路的第二漏极端B2均通过第二电阻R2连接电源电压VDD，第一驱动支路的源极端A3和第二驱动支路的源极端B3均连接晶体管MO的漏极，所述晶体管MO的源极接地，栅极输入偏置电压信号；
所述第一复位晶体管的栅极与第二复位晶体管的栅极输入的复位时钟信号反相。
3.根据权利要求1-2任一所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第一驱动支路工作时第二复位晶体管导通，将第二共源节点复位至固定电压V0；所述第二驱动支路工作时第一复位晶体管导通，将第一共源节点复位至固定电压V0。
4.根据权利要求2所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述复位时钟信号的高电平为电源电压VDD的1.5～2倍。
5.根据权利要求1所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第一驱动支路还包括晶体管M1和晶体管M2；所述晶体管M1的源极与晶体管M2的源极均连接晶体管M3的漏极，晶体管M1的漏极为第一驱动支路的第一漏极端A1，晶体管M2的漏极为第一驱动支路的第一漏极端A2，晶体管M3的源极为第一驱动支路的源极端A3。
6.根据权利要求5所述的适用于超高速...
【专利技术属性】
技术研发人员：李兴，周磊，吴旦昱，武锦，刘新宇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。