适用于超高速DAC的动态复位双边沿开关驱动电路及方法技术

本发明专利技术涉及一种适用于超高速DAC的动态复位双边沿开关驱动电路及方法，属于数据转换器技术领域，解决了传统电流开关驱动电路的共源节点电压波动可能造成的码间串扰，导致输出信号失真、电流舵DAC动态性能降低的问题。该开关驱动电路包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字信号的双边沿交替采样。通过该开关驱动电路，实现了相对支路共源节点电压的复位，简单易行，易于实施，减小了共源节点电压的波动，避免了输出信号的失真，提升了电流舵DAC的动态性能，具有较高的实用价值。

【技术实现步骤摘要】
适用于超高速DAC的动态复位双边沿开关驱动电路及方法
本专利技术涉及数据转换器
，尤其涉及一种适用于超高速DAC的动态复位双边沿开关驱动电路及方法。
技术介绍
超高速数字-模拟转换器(digital-to-analogconverter,DAC)在宽带无线通信、测试设备、雷达等领域具有广阔的应用前景。电流舵架构可以提供更快的切换速度和更大的带宽，因此通常是实现超高速DAC的首选结构。虽然电流舵DAC结构较为简单，但是性能仍受到多种来源的误差限制，例如，电流源失配导致的幅度误差，与输入数字信号相关的开关瞬态行为，寄生电容引起的有限输出阻抗等。电流舵DAC的基本结构是由一组加权的电流源及电流开关单元组成。在DAC中，电流开关是数字域与模拟域的接口，利用接收到的数字码信息控制开关的导通或者关断行为，从而将数字码信息转换为模拟信号。随着采样速率的提高，DAC的动态误差对性能的影响占据着主要地位。其中，与输入数字码相关的开关动态切换过程(开关瞬态行为)对于电流舵DAC高频性能的影响就十分关键。开关驱动电路的性能直接决定着开关控制信号的质量，对开关切换行为有着重要的影响。通常为了降低输入时钟的频率并且减小功耗，可以采用一种双边沿采样的电流开关驱动电路，从而使采样速率加倍。但是，对于传统的双边沿采样的电流开关驱动电路，共源节点的电压容易波动，可能造成输出信号的失真，降低DAC的动态性能。
技术实现思路
鉴于上述的分析，本专利技术实施例旨在提供一种适用于超高速DAC的动态复位双边沿开关驱动电路及方法，用以解决传统电流开关驱动电路的共源节点电压波动可能造成的码间串扰，导致输出信号失真、电流舵DAC动态性能降低的问题。本专利技术的一个实施例提供了一种适用于超高速DAC的动态复位双边沿开关驱动电路，包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字量信号的双边沿采样；其中，所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点，所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；所述第一复位晶体管的源极连接第一共源节点，漏极连接固定电压V0；所述第二复位晶体管的源极连接第二共源节点，漏极连接固定电压V0；所述第一复位晶体管的栅极与晶体管M7的栅极输入的时钟信号同步，第二复位晶体管的栅极与晶体管M3的栅极输入的时钟信号同步。进一步，所述第一驱动支路的第一漏极端A1和第二驱动支路的第一漏极端B1均通过第一电阻R1连接电源电压VDD，第一驱动支路的第二漏极端A2和第二驱动支路的第二漏极端B2均通过第二电阻R2连接电源电压VDD，第一驱动支路的源极端A3和第二驱动支路的源极端B3均连接晶体管MO的漏极，所述晶体管MO的源极接地，栅极输入偏置电压信号；所述第一复位晶体管的栅极与第二复位晶体管的栅极输入的复位时钟信号反相。进一步，所述第一驱动支路工作时第二复位晶体管导通，将第二共源节点复位至固定电压V0；所述第二驱动支路工作时第一复位晶体管导通，将第一共源节点复位至固定电压V0。进一步，所述复位时钟信号的高电平为电源电压VDD的1.5～2倍，所述固定电压V0可以根据电路要求自行设置。进一步，所述第一驱动支路还包括晶体管M1和晶体管M2；所述晶体管M1的源极与晶体管M2的源极均连接晶体管M3的漏极，晶体管M1的漏极为第一驱动支路的第一漏极A1，晶体管M2的漏极为第一驱动支路的第二漏极端A2，晶体管M3的源极为第一驱动支路的源极端A3。进一步，所述第二驱动支路还包括晶体管M5和晶体管M6；所述晶体管M5的源极与晶体管M6的源极均连接晶体管M7的漏极，晶体管M5的漏极为第二驱动支路的第一漏极端B1，晶体管M6的漏极为第二驱动支路的第二漏极端B2，晶体管M7的源极为第二驱动支路的源极端B3。进一步，所述晶体管M1的栅极与晶体管M2的栅极输入的数字量信号反相；所述晶体管M5的栅极与晶体管M6的栅极输入的数字量信号反相。进一步，基于晶体管M1、M2、M5或M6输入的数字量信号，在第一输出端ON或第二输出端OP获得的数字量信号的传输速率为所述输入的数字量信号的2倍；其中，所述第一输出端为晶体管M1的漏极或晶体管M5的漏极，第二输出端为晶体管M2的漏极或晶体管M6的漏极。进一步，所述晶体管M3的栅极与晶体管M7的栅极输入的时钟信号反相。本专利技术的另一个实施例提供了一种适用于超高速DAC的动态复位双边沿开关驱动方法，包括如下步骤：将第一复位晶体管的源极连接第一驱动支路中的第一共源节点，漏极连接固定电压V0；将第二复位晶体管的源极连接第二驱动支路中的第二共源节点，漏极连接固定电压V0；所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点；所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；向晶体管M3的栅极输入高电平信号、晶体管M7的栅极输入低电平信号，以使第一驱动支路工作、第二驱动支路不工作；同时，第二复位晶体管M8导通，将第二共源节点复位至固定电压V0，实现第二共源节点的复位；基于第一驱动支路输入的数字量信号，输出第一高频数字量信号；向晶体管M3的栅极输入低电平信号、晶体管M7的栅极输入高电平信号，以使第二驱动支路工作、第一驱动支路不工作；同时，第一复位晶体管M8导通，将第一共源节点复位至固定电压V0，实现第二共源节点的复位；基于第二驱动支路输入的数字量信号，输出第二高频数字量信号。与现有技术相比，本专利技术至少可实现如下有益效果之一：1、一种适用于超高速DAC的动态复位双边沿开关驱动电路，在共源节点处设置复位晶体管，通过复位晶体管实现了相对支路共源节点电压的复位，即通过复位晶体管对关断状态下支路的共源节点进行复位，简单易行，易于实施，减小了共源节点电压的波动，避免了输出信号的失真，提升了DAC的动态性能，具有较高的实用价值。2、通过驱动电路与复位晶体管的相互配合实现了共源节点的复位，减小了电路的功耗，消除了码间干扰的影响，改善了超高速电流舵DAC的高频动态性能。本专利技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。附图说明附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。图1为适用于超高速DAC的动态复位双边沿开关驱动电路结构示意图；图2为双边沿采样时序示意图；附图标记：100-第一驱动支路；200-第二驱动支路。具体实施方式下面结合附图来具体描述本专利技术的优选实施例，其中，附图构成本申请一部分，并与本专利技术的实施例一起用于阐释本专利技术的原理，并非用于限定本专利技术的范围。对于传统本文档来自技高网...

【技术保护点】
1.一种适用于超高速DAC的动态复位双边沿开关驱动电路,其特征在于，包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字信号的双边沿采样；其中，所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点，所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；/n所述第一复位晶体管的源极连接第一共源节点，漏极连接固定电压V0；所述第二复位晶体管的源极连接第二共源节点，漏极连接固定电压V0；所述第一复位晶体管的栅极与晶体管M7的栅极输入的时钟信号同步，第二复位晶体管的栅极与晶体管M3的栅极输入的时钟信号同步。/n

【技术特征摘要】
1.一种适用于超高速DAC的动态复位双边沿开关驱动电路,其特征在于，包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字信号的双边沿采样；其中，所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点，所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；
所述第一复位晶体管的源极连接第一共源节点，漏极连接固定电压V0；所述第二复位晶体管的源极连接第二共源节点，漏极连接固定电压V0；所述第一复位晶体管的栅极与晶体管M7的栅极输入的时钟信号同步，第二复位晶体管的栅极与晶体管M3的栅极输入的时钟信号同步。


2.根据权利要求1所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第一驱动支路的第一漏极端A1和第二驱动支路的第一漏极端B1均通过第一电阻R1连接电源电压VDD，第一驱动支路的第二漏极端A2和第二驱动支路的第二漏极端B2均通过第二电阻R2连接电源电压VDD，第一驱动支路的源极端A3和第二驱动支路的源极端B3均连接晶体管MO的漏极，所述晶体管MO的源极接地，栅极输入偏置电压信号；
所述第一复位晶体管的栅极与第二复位晶体管的栅极输入的复位时钟信号反相。


3.根据权利要求1-2任一所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第一驱动支路工作时第二复位晶体管导通，将第二共源节点复位至固定电压V0；所述第二驱动支路工作时第一复位晶体管导通，将第一共源节点复位至固定电压V0。


4.根据权利要求2所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述复位时钟信号的高电平为电源电压VDD的1.5～2倍。


5.根据权利要求1所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第一驱动支路还包括晶体管M1和晶体管M2；所述晶体管M1的源极与晶体管M2的源极均连接晶体管M3的漏极，晶体管M1的漏极为第一驱动支路的第一漏极端A1，晶体管M2的漏极为第一驱动支路的第一漏极端A2，晶体管M3的源极为第一驱动支路的源极端A3。


6.根据权利要求5所述的适用于超高速...

【专利技术属性】
技术研发人员：李兴，周磊，吴旦昱，武锦，刘新宇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11