相位插值系统技术方案

本申请提供了一种相位插值系统，相位插值系统包括多个并联的相位插值单元，相位插值单元的输入端接收选择命令和多个不同相位的时钟信号，相位插值单元的输出端与输出单元相连，相位插值单元包括：时钟选择电路，用于根据选择命令从多个不同相位的时钟信号中选择一个时钟信号作为控制信号；第一控制开关，控制端接收控制信号的反相信号，输入端连接中间节点，中间节点连接电流源，输出端作为相位插值单元的输出端；第二控制开关，控制端接收控制信号，输入端连接中间节点，输出端连接电压端，多个相位插值单元输出的电流在输出单元的输入端进行融合，根据融合的电流输出一个时钟信号，从而帮助CDR同时工作在多种相位不同的时钟信号下。

【技术实现步骤摘要】
相位插值系统
本申请涉及电路设计领域，特别涉及一种相位插值系统。
技术介绍
目前的有线通信系统中，对高速串口带宽的要求越来越高，需要收发器能够同时满足多协议的规范。这对高速串行接口电路的设计提出了更高的要求，需要其能够同时工作在相位不同的多种时钟信号下。高速串行接口电路由发射机和接收机组成，而时钟与数据恢复电路(ClockandDataRecovery，CDR)是接收机的关键组成部分，其作用是从接收到的、被干扰化的数据信号中恢复出与数据同频的时钟，因此，需要一种能够帮助CDR同时工作在多种相位不同的时钟信号下的装置。
技术实现思路
本申请的提供了一种相位插值系统，能够将多种相位的时钟信号转化成满足CDR输入的时钟信号，从而帮助CDR同时工作在相位差较大的多种时钟信号下。为解决上述问题，本申请提供了一种相位插值系统，包括：多个相互并联的相位插值单元，所述相位插值单元的输入端接收选择命令和多个不同相位的时钟信号，所述相位插值单元的输出端与用于输出时钟信号的输出单元相连；所述相位插值单元包括：时钟选择电路，所述时钟本文档来自技高网...

【技术保护点】
1.一种相位插值系统，其特征在于，包括：多个相互并联的相位插值单元，所述相位插值单元的输入端接收选择命令和多个不同相位的时钟信号，所述相位插值单元的输出端与用于输出时钟信号的输出单元相连；/n所述相位插值单元包括：/n时钟选择电路，所述时钟选择电路用于根据所述选择命令从所述多个不同相位的时钟信号中选择一个时钟信号作为控制信号；/n第一控制开关，所述第一控制开关的控制端接收所述控制信号的反相信号，所述第一控制开关的输入端连接中间节点，所述中间节点连接电流源，所述第一控制开关的输出端作为所述相位插值单元的输出端；/n第二控制开关，所述第二控制开关的控制端接收所述控制信号，所述第二控制开关的输入端连...

【技术特征摘要】
1.一种相位插值系统，其特征在于，包括：多个相互并联的相位插值单元，所述相位插值单元的输入端接收选择命令和多个不同相位的时钟信号，所述相位插值单元的输出端与用于输出时钟信号的输出单元相连；
所述相位插值单元包括：
时钟选择电路，所述时钟选择电路用于根据所述选择命令从所述多个不同相位的时钟信号中选择一个时钟信号作为控制信号；
第一控制开关，所述第一控制开关的控制端接收所述控制信号的反相信号，所述第一控制开关的输入端连接中间节点，所述中间节点连接电流源，所述第一控制开关的输出端作为所述相位插值单元的输出端；
第二控制开关，所述第二控制开关的控制端接收所述控制信号，所述第二控制开关的输入端连接所述中间节点，所述第二控制开关的输出端连接电压端。


2.根据权利要求1所述的相位插值系统，其特征在于，
所述时钟选择电路包括：
多个非门电路，所述非门电路的输入端接收所述时钟信号；
多个CMOS门电路，所述CMOS门电路的输入端连接于所述非门电路的输出端，每个所述CMOS门电路的输出端通过一个非门电路连接于所述第一控制开关的控制端，所述CMOS门电路的输出端还连接于所述第二控制开关的控制端。


3.根据权利要求1所述的相位插值系统，其特征在于，
所述电压端接地。


4.根据权利要求1所述的相位插值系统，其特征在于，
所述输出单元包括：
电容，所述电容的第一端连接于所述相位插值单元的输出端，所述电容的第二端接地；
反相器，所述反相器的输入端连接于所述电容的第一端，所述反相器的输出端输出所述时钟信号，若所述电容的第一端的电压达到电压阈值，则所述时钟信号进行翻转。


5.根据权利要求4所述的相位插值系统，其特征在于，所述反相器包括：

【专利技术属性】
技术研发人员：王慧，刘寅，
申请(专利权)人：牛芯半导体深圳有限公司，
类型：发明
国别省市：广东;44