一种集成新型刻蚀工艺JBS的碳化硅UMOSFET器件及其制备方法技术

本发明专利技术涉及一种集成新型刻蚀工艺JBS的碳化硅UMOSFET器件及其制备方法，该MOSFET器件包括：N+衬底层、N‑外延层、第一P+注入区、第二P+注入区、栅介质层、栅电极、第一P‑阱区、第二P‑阱区、第一N+注入区、第二N+注入区、第一金属、第二金属和漏电极，第一P+注入区和第二P+注入区之间的N‑外延层形成间隔区，第一金属与第一P+注入区、第二P+注入区的接触界面形成欧姆接触，第二金属与间隔区的上表面形成肖特基接触。通过肖特基接触，提升了器件续流能力，降低器件制备成本。同时在反向阻断情况下提高了耐压能力，减小了反向漏电，提高器件的抗雪崩能力，有助于增加第一P+注入区和第二P+注入区的深度，可以有效防止槽栅拐角处强电场引发的可靠性问题。

【技术实现步骤摘要】
一种集成新型刻蚀工艺JBS的碳化硅UMOSFET器件及其制备方法
本专利技术属于微电子
，具体涉及一种集成新型刻蚀工艺JBS的碳化硅UMOSFET器件及其制备方法。
技术介绍
近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。硅(Si)基电力电子器件由于材料本身的限制已无法满足系统应用的要求，碳化硅(SiC)材料作为第三代半导体材料的代表，在诸多特性上均远好于硅材料。碳化硅MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金氧半场效晶体管)器件作为近些年商业化的器件，在导通电阻、开关时间、开关损耗和散热性能等方面，均有着替代现有IGBT((InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)的巨大潜力。现阶段通过集成了结势垒肖特基二极管的碳化硅MOSFET器件可解决由于碳化硅材料的禁带宽度较大引起的问题。由于碳化硅材料的禁带宽度较大，碳化硅MOSFET器件内部集成的寄生PiN二极管开启电压大多在3V左右，无法为碳本文档来自技高网...

【技术保护点】
1.一种集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，包括：/nN+衬底层(1)；/n设置有第一沟槽(14)和第二沟槽(15)的N-外延层(2)，设置于所述N+衬底层(1)的上表面，所述第一沟槽(14)和所述第二沟槽(15)相邻间隔设置；/n第一P+注入区(3)，围绕所述第一沟槽(14)的侧面和底面设置；/n第二P+注入区(4)，围绕所述第二沟槽(15)的侧面和底面设置；/n栅电极(6)，位于所述N-外延层(2)的第三沟槽(19)内；/n栅介质层(5)，围绕所述栅电极(6)的侧面和底面设置，且与所述第一P+注入区(3)、所述第二P+注入区(4)间隔设置，所述栅介质层(5)与所述...

【技术特征摘要】
1.一种集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，包括：
N+衬底层(1)；
设置有第一沟槽(14)和第二沟槽(15)的N-外延层(2)，设置于所述N+衬底层(1)的上表面，所述第一沟槽(14)和所述第二沟槽(15)相邻间隔设置；
第一P+注入区(3)，围绕所述第一沟槽(14)的侧面和底面设置；
第二P+注入区(4)，围绕所述第二沟槽(15)的侧面和底面设置；
栅电极(6)，位于所述N-外延层(2)的第三沟槽(19)内；
栅介质层(5)，围绕所述栅电极(6)的侧面和底面设置，且与所述第一P+注入区(3)、所述第二P+注入区(4)间隔设置，所述栅介质层(5)与所述第二P+注入区(4)分别设置于所述第一P+注入区(3)的两侧；
第一P-阱区(7)，位于所述N-外延层(2)内部，设置于所述栅介质层(5)远离所述第一P+注入区(3)的一侧；
第二P-阱区(8)，位于所述N-外延层(2)内部，设置于所述栅介质层(5)与所述第一P+注入区(3)之间；
第一N+注入区(9)，位于所述N-外延层(2)内部，且位于所述第一P-阱区(7)上方；
第二N+注入区(10)，位于所述N-外延层(2)内部，且位于所述第二P-阱区(8)上方；
第一金属(11)，覆于所述第一P+注入区(3)的上表面及所述第一沟槽(14)的表面、所述第二P+注入区(4)的上表面及所述第二沟槽(15)的表面和所述第二N+注入区(10)的部分上表面，所述第一金属(11)与所述第一P+注入区(3)、所述第二P+注入区(4)和所述第二N+注入区(10)的接触界面为欧姆接触；
第二金属(12)，覆于所述第一P+注入区(3)和所述第二P+注入区(4)之间的所述N-外延层(2)的表面，所述第二金属(12)与所述N-外延层(2)的接触界面为肖特基接触；
漏电极(13)，设置于所述N+衬底层(1)的下表面。


2.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述第一P+注入区(3)的深度大于所述栅介质层(5)的深度。


3.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述第二P+注入区(4)的深度大于所述栅介质层(5)的深度。


4.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述栅电极(6)的材料为多晶硅。


5.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述第一金属(11)的材料为铝。


6.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述第二金属(12)的材料为钛、镍、钼或钨。


7.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOS...

【专利技术属性】
技术研发人员：汤晓燕，白志强，何艳静，袁昊，宋庆文，张玉明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61