【技术实现步骤摘要】
与可更换部件相关联的方法及逻辑电路封装以及可更换盒本申请是国际申请日为2018年12月03日,国家申请号为201880084826.7(国际申请号为PCT/US2018/063633)的专利技术名称为“逻辑电路”的中国专利技术专利申请的分案申请。
本申请总体上涉及与可更换打印装置部件相关联的方法及逻辑电路封装以及可更换盒。
技术介绍
如内部集成电路(本文所采用的这种I2C,或I2C标记)协议和串行外设接口(SPI)协议等串行数据总线协议允许至少一个‘主’集成电路(IC)例如经由总线与至少一个‘从’IC通信。I2C和其他通信协议根据时钟周期传送数据。例如,可以生成电压信号,其中电压的值与数据相关联。例如,高于x的电压值可以指示逻辑“1”,而低于x伏的电压值可以指示逻辑“0”,其中x是预定数值。通过在一系列时钟周期的每个周期中生成适当的电压,可以经由总线或另一通信链路传送数据。一些2D和3D打印系统包括一个或多个可更换打印装置部件,如打印材料容器(例如,喷墨盒、墨粉盒、油墨供应、构建材料供应等)、喷墨打印头组件等。在一些示例中,与一个或多个可更换打印装置部件相关联的逻辑电路与安装有这些可更换打印装置部件的打印装置的逻辑电路进行通信,例如,传送如其身份、性能、状态等信息。在一些示例中,这些通信利用I2C通信。在这样的示例中,通常可以将主IC提供为打印装置(可以称为‘主机’)的一部分,并且可更换打印装置部件将包括‘从’IC,但不必在所有示例中如此。可能存在连接到I2C通信链路的多个从IC(例如,不同颜 ...
【技术保护点】
1.一种与可更换打印装置部件相关联的方法,包括:/n响应于经由串行数据总线发送到与可更换打印装置部件相关联的逻辑电路的地址的第一命令,/n由所述逻辑电路在所述串行数据总线的串行数据线上生成低电压条件;以及/n在不参照所述串行数据总线的串行时钟线的时钟信号的情况下使用所述逻辑电路的计时器来监测所述串行数据线上的所述低电压条件的持续时间,/n其中,所述低电压条件是标称接地或参考电压。/n
【技术特征摘要】
1.一种与可更换打印装置部件相关联的方法,包括:
响应于经由串行数据总线发送到与可更换打印装置部件相关联的逻辑电路的地址的第一命令,
由所述逻辑电路在所述串行数据总线的串行数据线上生成低电压条件;以及
在不参照所述串行数据总线的串行时钟线的时钟信号的情况下使用所述逻辑电路的计时器来监测所述串行数据线上的所述低电压条件的持续时间,
其中,所述低电压条件是标称接地或参考电压。
2.根据权利要求1所述的方法,其中,所述第一命令指定第一时间段,并且在所述串行数据总线的所述串行数据线上生成所述低电压条件包括基于所述第一时间段在所述串行数据总线的所述串行数据线上生成所述低电压条件。
3.根据权利要求2所述的方法,包括:对于基本上所述第一时间段的所述持续时间在所述串行数据总线的所述串行数据线上生成所述低电压条件。
4.根据权利要求1-3中任一项所述的方法,其中,所述低电压条件的所述持续时间包括至少一个采样周期,其中,在所述采样周期期间通过打印装置的处理电路来执行采样。
5.根据权利要求1-3中任一项所述的方法,其中,生成所述低电压条件与没有所述串行数据总线的串行时钟线的时钟信号的状态一致。
6.根据权利要求1-3中任一项所述的方法,其中,所述第一命令包括指示写命令的标识字段和停止条件的指示,
所述方法进一步包括:在接收到所述停止条件的所述指示之后,由所述逻辑电路在所述串行数据总线的所述串行数据线上生成低电压条件。
7.根据权利要求6所述的方法,进一步包括:响应于具有指示读模式的标识字段的读请求,由所述逻辑电路执行读操作。
8.根据权利要求所述1-3中任一项的方法,其中,所述低电压条件的电压值指示所述可更换打印装置部件在打印装置中的位置。
9.根据权利要求1-3中任一项所述的方法,进一步包括:去除所述低电压条件,以使所述串行数据总线呈现不同电压状态或条件、高电压状态或条件和/或默认电压状态或条件。
10.一种用于与可更换打印装置部件相关联的逻辑电路封装,所述逻辑电路封装包括:
逻辑;和
串行数据总线接口,
其中,所述串行数据总线接口用于与打印装置的串行数据总线进行接口连接,
其中,所述逻辑响应于经由连接到所述串行数据总线接口的所述串行数据总线发送到所述逻辑电路封装的第一命令,在所述串行数据总线的串行数据线上生成低电压条件并监测与所述串行数据线相关的时间段的持续时间,
其中,所述逻辑用于在不参考所述串行数据总线的串行时钟线的时钟信号的情况下监测所述时间段的所述持续时间,
其中,所述低电压条件是标称接地或参考电压。
11.根据权利要求10所述的逻辑电路封装,进一步包括:计时器,其中,所述逻辑用于使用所述计时器监测所述时间段的所述持续时间。
12.根据权利要求10所述的逻辑电路封装,其中,所述逻辑用于在所述时间段结束时去除所述串行数据总线的所述串行数据线上的所述低电压条件。
13.根据权利要求10所述的逻辑电路封装,其中,所述逻辑被配置为在所述时间段之外使所述串行数据总线呈现不同电压状态。
14.根据权利要求10所述的逻辑电路封装,其中,所述逻辑被配置为在所述时间段之外使所述串行数据总线呈现高电压状态。
15.根据权利要求10所述的逻辑电路封装,其中,所述逻辑被配置为在所述时间段之外使所述串行数据总线呈现默认电压状态。
16.根据权利要求10所述的逻辑电路封装,其中,所述逻辑用于在接收到所述第一命令时在生成所述低电压条件之前输出确认响应。
17.根据权利要求10所述的逻辑电路封装,其中,所述第一命令指定时间段,并且逻辑用于在所述时间段的所述持续时间内在所述串行数据总线的所述串行数据线上生成低电压条件。
18.根据权利要求10所述的逻辑电路封装,其中,所述逻辑被配置为对于在所述第一命令中指定的时间段生成所述低电压条件。
19.根据权利要求10所述的逻辑电路封装,其中,所述第一命令指定时间段,并且所述逻辑用于对于基本上所述时间段的所述持续时间在所述串行数据总线的所述...
【专利技术属性】
技术研发人员:S·D·潘欣,S·A·林恩,
申请(专利权)人:惠普发展公司,有限责任合伙企业,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。