一种新型低压差稳压器(LDO)制造技术

本发明专利技术提出了一种新型的低压差稳压器(LDO)。所述LDO包括第一反馈信号和第二反馈信号的产生。第一反馈信号和参考信号连接到第一误差放大器。第二反馈信号和第一误差放大器输出信号连接到第二误差放大器。来自第二误差放大器的输出信号耦合到FET晶体管的栅极。FET晶体管可以是p‑channel FET晶体管，n‑channel FET晶体管，NMOS传输晶体管或PMOS传输晶体管。因此，需要相应地配置第一放大器或第二放大器的正输入端或负输入端。当FET晶体管的源极连接到输入电压VIN时，FET晶体管的漏极为输出电压VOUT。当FET晶体管的漏极连接到输入电压VIN时，FET晶体管的源极为VOUT。

【技术实现步骤摘要】
【国外来华专利技术】一种新型低压差稳压器(LDO)相关应用的交叉引用在先申请状态：待定延续类型：基于临时申请在先申请号:US62/627.585申请日：2018-02-07(YYYY-MM-DD)新型低压差稳压器
技术介绍
本专利技术涉及一种电压调节器，其接收输入电压并产生调节后的输出电压；本专利技术还涉及低压差稳压器(LDO)，其中电压的输入源基本固定，并且稳压器的输出电压保持在基本恒定的水平。低压差稳压器或LDO(有时称为DC线性稳压器)用于将输入电源电压从输入电压VIN转换为输出节点上的输出电压VOUT。可以将输出电压保持为基本恒定。反馈控制电路用于调节和控制功率。在一些应用中，可通过至少一个电阻耦合到从调节器输出电压产生的反馈信号中，在外部将输出电压调节至所需水平。在现代低压差稳压器或LDO设计中，具有挑战性的任务之一是在广泛的工作条件下支持高负载电流。为了改善LDO稳压器，在先行文献中已经使用了各种技术。
技术实现思路
本专利技术的目的是公开一种低压差稳压器(LDO)，该稳压器可以使用最少的附加电路来支持高负载电流应用。在本专利技术的实施例中，将产生第一反馈信号和第二反馈信号。第一放大器接收参考信号和第一反馈信号并产生第一放大器输出信号。第二放大器接收第二反馈信号和第一放大器输出信号。第二放大器输出信号连接到p-channelFET晶体管的栅极。在另一替代实施例中，可以用n-channelFET晶体管代替p-channelFET晶体管，其中可以相应地重新配置第一放大器或第二放大器的正端和负端。在低压差稳压器的替代实施例中，根据本专利技术，p-channelFET晶体管和n-channelFET晶体管串联连接在输入电压VIN和接地电位之间。p-channelFET晶体管的漏极和n-channelFET晶体管的漏极连接到晶体管的栅极。晶体管连接在VIN和VOUT之间。在一些应用中，p-channelFET晶体管和n-channelFET晶体管可以属于第二误差放大器。该晶体管可其特征在于，诸如JFET和MOSFET的场效应晶体管(FET)或双极结型晶体管(BJT)。反馈信号可在各种反馈产生电路中产生。图1–图8所示的反馈生成电路只是其中之一，它可以有许多选择。通过结合附图对实施例和权利要求的详细描述，有助于对本发的理解，所有这些均构成了本专利技术公开内容的一部分。本专利技术有其他不同的替代实施例。在不脱离本专利技术的前提下，其细节能在各种明显地方进行修改。因此，附图和描述本质上是说明性的，而不是限制性的。附图说明根据以下详细描述，本领域技术人员将容易明白本专利技术的其他实施方式。在附图中，相似的附图标记通常表示相同，功能相似和/或结构相似的元件。尽管前述和以下公开内容公开了本专利技术的示例性实施例，但是，其仅是通过示例和示例的方式，本专利技术不限于此。以下是对附图的简要说明：图1是第一种现有技术LDO电压调节器的示意图。图2是第二种现有技术LDO电压调节器的示意图。图3是第三种现有技术LDO调节器的图。图4是根据本专利技术一个实施例的低压差稳压器(LDO)的示意图，其中第一p-channelFET晶体管，第二p-channelFET晶体管和n-channelFET晶体管在此实施例中被使用。图5的低压差稳压器(LDO)是本专利技术根据图1的替代实施例。图6是根据图5专利技术的另一替代实施例的低压差稳压器(LDO)示意图。图7是根据本专利技术的另一替代实施例的低压差稳压器(LDO)的示意图，其中电阻器R3和R4是可选的，可以省略。图8是根据本专利技术的另一个替代实施例的低压差稳压器(LDO)的示意图，其中图5中的FET晶体管被双极结型晶体管(BJT)代替。具体实施方式从以下示例性实施方式和权利要求的详细描述中，本领域技术人员将容易明白本专利技术的其他实施方式，本文仅以图示方式描述了本专利技术的各种实施方式。本专利技术可以以多种方式实现，包括作为过程，设备，系统或物质的组成。在本说明书中，这些实施方式可以采用的任何其他形式,均被称为技术。通常，可以在本专利技术的范围内改变所公开的过程步骤顺序。以下结合附图阐述的详细描述旨在作为本专利技术的示例性实施例的描述，并非实践本专利技术的唯一实施例。术语“示例性”是指“用作示例，实例或说明”，并且不一定比其他替代实施例更优或更有利。为了提供对本专利技术的理解，详细描述包括特定细节。然而，对于本领域技术人员而言,可以在没有这些具体细节的情况下实践本专利技术。在某些情况下，以附图形式示出了公知的结构和设备，以避免概念不清。这些结构和设备,以及其他模块和电路可以“耦合”或“连接”在一起,以执行各种功能。术语“耦合”或“连接”是指直接连接，或在适当情况下间接连接。图1低压差稳压器300示出了第一种现有技术。参照图1，低压差稳压器300包括p-channelFET晶体管M1，包括由电阻器R1和电阻器R2作为分压器的反馈网络，以及误差放大器AMP。AMP在其负极端接收参考信号，在其正极端接收反馈信号FB。误差放大器的输出信号连接到p-channelFET晶体管的栅极。M1的源极连接到输入电压VIN。M1的漏极是LDO输出电压VOUT。图2是低压差调节器300的另一种现有技术的示意图。参考图2，低压差调节器300包括p-channelFET晶体管，包括由电阻器R1和电阻器R2作为分压器的反馈网络，第一放大器AMP1和第二放大器AMP2。AMP1在其负端接收参考信号，在其正端接收反馈信号FB。AMP1的输出信号连接到AMP2的正极。AMP2的负端连接到AMP2的输出。AMP2的输出连接到p-channelFET晶体管的栅极。M1的源极连接到输入电压VIN。M1的漏极是LDO输出电压VOUT。图3是低压差调节器300的另一种现有技术的示意图。参考图3，低压差稳压器300包括n-channelFET晶体管M1，第一p-channelFET晶体管M2，第二p-channelFET晶体管M3，包括由电阻器R1和电阻器R2作为分压器的反馈网络,以及误差放大器AMP。AMP在其负端接收参考信号，并在其正端接收反馈信号FB。误差放大器的输出信号连接到M1的栅极。M2的源极和M3的源极连接到输入电压VIN。M3的漏极是LDO输出电压VOUT。M1和M2串联在VIN和接地电位之间。M2的栅极连接到M3的栅极。M2的栅极和M3的栅极连接到M2的漏极和M3的漏极。图4是根据本专利技术的一个实施例的低压差稳压器(LDO)300的示意图。调节器300接收输入电压VIN并产生稳定的输出电压VOUT。参照图4，低压差稳压器300包括n-channelFET晶体管M1，第一p-channelFET晶体管M2，第二p-channelFET晶体管M3，由电阻器R1和电阻器R2作为分压器的第一反馈网络，包含了电阻器R3和电阻器R4的第二反馈网络，第一误差放大器AMP1和第二误差放大器AMP2；其中所述第一p-channelFET晶体管的源极本文档来自技高网...

【技术保护点】
1.一种低压差调节器，其特征在于，接收输入电压VIN并产生稳定的输出电压VOUT；该低压差调节器包括：/n一参考信号；/n第一反馈信号和第二反馈信号；/n串联连接的第一电阻器和第二电阻器；/n串联连接的第三电阻器和第四电阻器；/n所述第一反馈信号连接在所述第一电阻器和所述第二电阻器之间，第二反馈信号连接在所述第三电阻器和所述第四电阻器之间；/n第一晶体管；/n第一放大器，其接收所述参考信号和所述第一反馈信号并生成所述第一放大器的输出信号；/n第二放大器，其接收所述第二反馈信号和所述第一放大器输出信号并生成所述第二放大器的输出信号，其中：第二放大器输出信号耦合到第一晶体管的第一端。/n

【技术特征摘要】
【国外来华专利技术】20180207 US 62/627,5851.一种低压差调节器，其特征在于，接收输入电压VIN并产生稳定的输出电压VOUT；该低压差调节器包括：
一参考信号；
第一反馈信号和第二反馈信号；
串联连接的第一电阻器和第二电阻器；
串联连接的第三电阻器和第四电阻器；
所述第一反馈信号连接在所述第一电阻器和所述第二电阻器之间，第二反馈信号连接在所述第三电阻器和所述第四电阻器之间；
第一晶体管；
第一放大器，其接收所述参考信号和所述第一反馈信号并生成所述第一放大器的输出信号；
第二放大器，其接收所述第二反馈信号和所述第一放大器输出信号并生成所述第二放大器的输出信号，其中：第二放大器输出信号耦合到第一晶体管的第一端。


2.根据权利要求1所述的低压差调节器，其特征是，所述的第一晶体管的第一端为第一晶体管的栅极，该第一晶体管为n-channelFET晶体管；
所述参考信号耦合到第一放大器的一正端，所述第一反馈信号耦合到第一放大器的一负端；
所述第一放大器输出信号耦合到第二放大器的一正端；所述第二反馈信号耦合到第二放大器的一负端；
所述第一反馈信号与输出电压VOUT成比例；所述第二反馈信号与所述输出电压VOUT成比例。


3.根据权利要求2所述的低压差调节器，其特征是，所述第一电阻器和第二电阻器串联连接在n-channelFET晶体管的源极与第一接地电位之间；第三电阻器和第四电阻器串联连接在n-channelFET晶体管的所述源极和第二接地电位之间。


4.根据权利要求1所述的低压差调节器，其特征是，所述第一晶体管的第一端为第一晶体管的栅极，该第一晶体管为p-channelFET晶体管；
所述参考信号耦合到第一放大器的正端；所述第一反馈信号耦合到所述第一放大器的负端；
所述第一放大器输出信号耦合到第二放大器的负端；所述第二反馈信号耦合到所述第二放大器的正端；
所述第一反馈信号与输出电压VOUT成比例；所述第二反馈信号与所述输出电压VOUT成比例。


5.根据权利要求4所述的低压差调节器，其特征是，所述第一电阻器和第二电阻器串联连接在p-channelFET晶体管的漏极和第一接地电位之间；所述第三电阻器和第四电阻器串联连接在p-channelFET晶体管的所述漏极和第二接地电位之间。


6.根据权利要求1所述的低压差调节器，其特征是，还包括：第二晶体管和第三晶体管；
其中：第一晶体管的第一端为第一晶体管的栅极，该第一晶体管为n-channelFET晶体管；第二晶体管为第一p-channelFET晶体管；第三晶体管为第二p-channelFET晶体管；
所述n-channelFET晶体管的源极连接到第一接地电位；
所述第一反馈信号与输出电压VOUT成比例；所述第二反馈信号与输出电压VOUT成比例；
所述n-channelFET晶体管、第一p-channelFET晶体管或第二p-channelFET晶体管采用场效应晶体管或双极结型晶体管晶体管。


7.根据权利要求6所述的低压差调节器，其特征是，所述第一电阻器和第二电阻器串联连接在第二p-channelFET晶体管的漏极和第二接地...

【专利技术属性】
技术研发人员：曹华，
申请(专利权)人：曹华，
类型：发明
国别省市：美国;US