一种混合型SAR-ADC电路及其设计方法技术

本发明专利技术公开了一种混合型SAR‑ADC电路及其设计方法，属于SAR‑ADC电路技术领域，包括积分器、SAR‑ADC电路、N次累和电路、移位模块、相加模块、1/N模块和控制电路；积分器与输入信号Vin相接，积分器分别输出至N次累和电路和SAR‑ADC电路；积分器的输出送给N次累和电路进行累和，产生累和输出sum_int，sum_int左移M‑2位，也就是放大2

【技术实现步骤摘要】
一种混合型SAR-ADC电路及其设计方法
本专利技术涉及SAR-ADC电路
，特别涉及一种混合型SAR-ADC电路及其设计方法。
技术介绍
SAR-ADC，又称为逐次逼近型ADC，它通过前面已确定的有效位信息来确定下一个有效位，逐次确定每个位。这种ADC因为性能适中，但功耗特别低，在芯片设计中有非常广泛的使用。图1是SAR-ADC的原理框图。在第一个时钟周期，S&H(采样保持)电路对输入进行采样，并保持N个连续的周期，数字逻辑按照逐次逼近的算法对DAC进行控制，逐个确定每一位，直至所有位都被确定。目前最常用的SAR-ADC，是基于电荷再分配的电容性SAR-ADC，如图2所示。可以看到，SAR-ADC的电路结构非常简单，受限于芯片上电容或者电阻的匹配精度，SAR-ADC的精度通常限制在12bit以下；如果要进一步提高SAR-ADC精度，需要付出很大的代价，实施相当复杂的校准，很不容易。本专利技术提出了这种混合型结构，可以相当轻松的把SAR-ADC的精度提高4位，做到16位左右。16位左右的精度满足绝大部分高精度应用场本文档来自技高网...

【技术保护点】
1.一种混合型SAR-ADC电路，其特征在于，包括积分器(100)、SAR-ADC电路(101)、N次累和电路(102)、移位模块(103)、相加模块(104)、1/N模块(105)和控制电路(106)；/n所述的积分器(100)与输入信号Vin相接，积分器(100)分别输出至N次累和电路(102)和SAR-ADC电路(101)，N次累和电路(102)经过移位模块(103)与SAR-ADC电路(101)输出至相加模块(104)，相加模块(104)通过1/N模块(105)输出dout信号；/n所述的控制电路(106)输出en_int和ph_int至积分器(100)，输出en_sar和ph_sar...

【技术特征摘要】
1.一种混合型SAR-ADC电路，其特征在于，包括积分器(100)、SAR-ADC电路(101)、N次累和电路(102)、移位模块(103)、相加模块(104)、1/N模块(105)和控制电路(106)；
所述的积分器(100)与输入信号Vin相接，积分器(100)分别输出至N次累和电路(102)和SAR-ADC电路(101)，N次累和电路(102)经过移位模块(103)与SAR-ADC电路(101)输出至相加模块(104)，相加模块(104)通过1/N模块(105)输出dout信号；
所述的控制电路(106)输出en_int和ph_int至积分器(100)，输出en_sar和ph_sar至SAR-ADC电路(101)，其中en_int和en_sar是使能信号，ph_int和ph_sar是时钟信号。


2.如权利要求1所述的一种混合型SAR-ADC电路，其特征在于，积分器(100)内置2个比较器，产生3个输出构成1.5bit量化器，1.5bit量化器反馈2个电压Vr和0以及反馈控制信号φp和φn。


3.如权利要求1所述的一种混合型SAR-ADC电路，其特征在于，积分器(100)还内置电容Cs和Ci，并且Cs/Ci＝1/4，积分器(100)分别输出Verr、S[1]和S[0]，积分器(100)通过Verr与SAR-ADC电路(101)相接，积分器(100)通过输出S[1:0]至N次累和电路(102)；
经过简单推导，积分器(100)运放输出Verr残余电压的表达式为：...

【专利技术属性】
技术研发人员：许建超，孙添平，戴贵荣，戴庆田，
申请(专利权)人：深圳市爱协生科技有限公司，
类型：发明
国别省市：广东;44