一种电源复位系统的架构及其电源复位方法技术方案

本发明专利技术公开了一种电源复位系统的架构及其电源复位方法，包括LPBGR、BGR、比较器、3输入与门、POR、LV2HV电路、控制逻辑模块、OSC、分频器与延时电路、BUF和HV2LV电路，所述LPBGR的IBIAS_LP1端子与BGR的输入端相连，LPBGR的POR_HV端子与BGR的输入端相连，并连接到3输入与门的输入端；所述LPBGR的IBIAS_LP2端子连接到OSC端子的输入端；LPBGR的VREF_LP端子与比较器的负极输入端相连，BGR的输出端与比较器的正极输入端相连，并接VREF端子输出。本发明专利技术提出的电源复位系统的架构及其电源复位方法，架构设计巧妙，控制合理，能够在各种复杂的工作场景下提供稳定可靠的上电与掉电复位。

【技术实现步骤摘要】
一种电源复位系统的架构及其电源复位方法
本专利技术涉及到电源复位系统
，特别涉及一种电源复位系统的架构及其电源复位方法。
技术介绍
电复位电路(POR：PowerOnReset)广泛应用于各类SoC或MCU芯片中。一个电路系统刚刚上电的时候，电源电压还没有达到稳定状态，此时芯片中的各个功能模块，各个电路节点电压或逻辑还没有完全建立，处于未知状态。从这种不确定的初始状态开始运行，这是错误的，不可接受的。为了使芯片每次上电总是从一个明确的初始状态开始运行，需要使用POR电路在上电初期产生一个复位信号，初始化整个芯片。掉电的时候也需要复位控制，提前做出响应，关闭重要的模块，存储重要的数据，避免电源掉到过低而使系统混乱。这个功能称为PDR(PowerDownReset)。上电复位和掉电复位统称为电源复位。然而单独的一个POR/PDR电路是不够的，是不能完成芯片复位这项任务的，需要一个系统才能可靠的完成这项工作。这个系统称为电源复位系统，它不仅完成上电复位控制，还要完成掉电复位控制，以及其它一些控制。然而比较遗憾的是，目前关本文档来自技高网...

【技术保护点】
1.一种电源复位系统的架构，其特征在于，包括LPBGR(1)、BGR(2)、比较器(3)、3输入与门(4)、POR(5)、LV2HV电路(6)、控制逻辑模块(7)、OSC(8)、分频器与延时电路(9)、BUF(10)和HV2LV电路(11)，所述LPBGR(1)的IBIAS_LP1端子与BGR(2)的输入端相连，LPBGR(1)的POR_HV端子与BGR(2)的输入端相连，并连接到3输入与门(4)的输入端；所述LPBGR(1)的IBIAS_LP2端子连接到OSC(8)端子的输入端；LPBGR(1)的VREF_LP端子与比较器(3)的负极输入端相连，BGR(2)的输出端与比较器(3)的正极输入端...

【技术特征摘要】
1.一种电源复位系统的架构，其特征在于，包括LPBGR(1)、BGR(2)、比较器(3)、3输入与门(4)、POR(5)、LV2HV电路(6)、控制逻辑模块(7)、OSC(8)、分频器与延时电路(9)、BUF(10)和HV2LV电路(11)，所述LPBGR(1)的IBIAS_LP1端子与BGR(2)的输入端相连，LPBGR(1)的POR_HV端子与BGR(2)的输入端相连，并连接到3输入与门(4)的输入端；所述LPBGR(1)的IBIAS_LP2端子连接到OSC(8)端子的输入端；LPBGR(1)的VREF_LP端子与比较器(3)的负极输入端相连，BGR(2)的输出端与比较器(3)的正极输入端相连，并接VREF端子输出；所述POR(5)的输出端连接到LV2HV电路(6)的输入端相连，LV2HV电路(6)的输出端与、3输入与门(4)的输入端相连；所述3输入与门(4)的输出端与控制逻辑模块(7)的输入端相连，并连接到分频器与延时电路(9)的输入端，控制逻辑模块(7)的输出端与OSC(8)的输入端相连，OSC(8)的输出端与分频器与延时电路(9)的输入端相连，分频器与延时电路(9)的输出端连接到HV2LV电路(11)的输入端，并连接到控制逻辑模块(7)的输入端以及连接到BUF(10)的输入端，BUF(10)的输出端接POC_HV端子输出，HV2LV电路(11)的输出端接RST_LV端子输出。


2.如权利要求1所述的一种电源复位系统的架构，其特征在于：所述LPBGR(1)是一个极低功耗，低电源电压的基准电路，工作在VDD_HV电压下。


3.如权利要求1所述的一种电源复位系统的架构，其特征在于：所述BGR(2)是一个大功耗，高性能的基准电路，工作在VDD_HV电压下。


4.如权利要求1所述的一种电源复位系统的架构，其特征在于：所述POR(5)的工作电源是VDD_LV。


5.如...

【专利技术属性】
技术研发人员：许建超，孙添平，戴贵荣，戴庆田，
申请(专利权)人：深圳市爱协生科技有限公司，
类型：发明
国别省市：广东;44