一种具有埋层结构的新型低阈值JLFET器件及其制备方法技术

本发明专利技术公开了一种具有埋层结构的新型低阈值JLFET器件及其制备方法，JLFET器件包括：衬底；衬底表面设有源区、漏区以及沟道区；其中，源区和漏区分别位于沟道区的两端；沟道区下方设置有埋层，埋层起始于沟道区与源区的交界处，且埋层的长度小于沟道区的长度；沟道区上方设有栅极结构；JLFET器件的有源区周围环绕有重掺杂隔离区，重掺杂隔离区上设有衬底电极。不同于常规JLFET，本发明专利技术所提供的JLFET器件通过在沟道底下引入重掺杂埋层，利用重掺杂埋层与沟道区之间的衬底PN结的耗尽区，实现关态时对沟道的夹断，降低了对栅极金属功函数的要求，使得器件阈值电压得到降低，提高了器件性能。

【技术实现步骤摘要】
一种具有埋层结构的新型低阈值JLFET器件及其制备方法
本专利技术属于半导体集成电路
，具体涉及一种具有埋层结构的新型低阈值JLFET器件及其制备方法。
技术介绍
随着半导体技术的不断发展，常规MOSFET特征尺寸不断按比例缩小以提高集成电路集成度，目前器件特征尺寸已经缩短到十几纳米甚至几纳米的长度。特征尺寸的不断缩小使得常规MOSFET面临的挑战日益严峻：短沟道效应，窄沟道效应，栅控能力变差，器件性能和可靠性下降等；尤其是为了防止器件源漏穿通，器件内部需要采用超陡峭掺杂浓度梯度，对半导体工艺技术带来了极大的挑战性。同时，常规MOSFET采用反型工作模式，载流子在沟道区会受到离化杂质及表面的散射，载流子迁移率损失严重，严重影响了器件的性能。为了解决上述常规MOSFET在纳米时代所面临的难题，近年来，无结场效应晶体管(JLFET)获得了各大研究机构的极大关注。不同与常规MOSFET采用PN结关断器件，JLFET在器件内部采同一掺杂(N型或者P型)，利用栅极功函数实现对沟道区载流子的耗尽，进而关断器件；在栅极电压的控制下，沟道区可退出本文档来自技高网...

【技术保护点】
1.一种具有埋层结构的新型低阈值JLFET器件，其特征在于，包括：/n衬底(10)；/n所述衬底(10)表面设有源区(20)、漏区(30)以及沟道区(40)；其中，所述源区(20)和所述漏区(30)分别位于所述沟道区(40)的两端；/n所述沟道区(40)下方设置有埋层(11)，所述埋层(11)起始于所述沟道区(40)与所述源区(20)的交界处，且所述埋层(11)的长度小于所述沟道区(40)的长度；/n所述沟道区(40)上方设有栅极结构(50)；所述栅极结构(50)包括栅电极(51)以及位于所述栅电极(51)和所述沟道区(40)之间的栅介质层(52)；/n所述源区(20)和所述漏区(30)上分别...

【技术特征摘要】
1.一种具有埋层结构的新型低阈值JLFET器件，其特征在于，包括：
衬底(10)；
所述衬底(10)表面设有源区(20)、漏区(30)以及沟道区(40)；其中，所述源区(20)和所述漏区(30)分别位于所述沟道区(40)的两端；
所述沟道区(40)下方设置有埋层(11)，所述埋层(11)起始于所述沟道区(40)与所述源区(20)的交界处，且所述埋层(11)的长度小于所述沟道区(40)的长度；
所述沟道区(40)上方设有栅极结构(50)；所述栅极结构(50)包括栅电极(51)以及位于所述栅电极(51)和所述沟道区(40)之间的栅介质层(52)；
所述源区(20)和所述漏区(30)上分别对应设有源电极(23)和漏电极(33)；
所述JLFET器件的有源区周围环绕有重掺杂隔离区(12)，所述重掺杂隔离区(12)上设有衬底电极(13)。


2.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述埋层(11)距所述漏区(30)的距离为L，且L大于50nm。


3.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述埋层(11)为重掺杂区域，且掺杂浓度高于所述沟道区掺杂浓度。


4.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述埋层(11)与所述沟道区(40)异型掺杂以形成衬底PN结。


5.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述源电极(23)、所述漏电极(33)和所述栅电极(51)采用同种金属，且所述金属为低功函数金属。


6.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述源区(20)内设有源区欧姆区(21)，所述漏区(30)包括漏区欧姆区(31)以及LDD区(32)，且所述LDD区(32)与所述沟道区(40)相邻，所述源区欧姆区(21)与所述漏区欧姆区(31)均远离所述沟道区(40)；其中，
所述源电极...

【专利技术属性】
技术研发人员：王斌，罗昭，陈睿，蔺孝堃，樊碧莹，胡辉勇，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61