半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，其中该半导体元件包含一基底、一栅极结构位于该基底上、一栅极介电层位于该基底以及该栅极结构之间。该栅极结构包含一第一侧壁以及相对于该第一侧壁的一第二侧壁。一第一绝缘层位于该第一侧壁以及该栅极介电层上，该第一绝缘层包含一第一鸟喙部覆盖在该栅极结构的一圆化底角上。一对间隙壁分别位于该第一绝缘层以及该第二侧壁上。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种半导体元件及其制作方法，特别是涉及一种具有非对称栅极结构的半导体元件及其制作方法。
技术介绍
在具有高压处理能力的功率元件中，双扩散金属氧化物半导体(double-diffusedmetal-oxide-semiconductor,DMOS)元件持续受到重视。常见的DMOS元件有垂直双扩散金属氧化物半导体(VDMOS)元件与横向双扩散金属氧化物半导体(LDMOS)元件，其中LDMOS元件主要特征为包含一低掺杂浓度、大面积的漂移区(driftregion)以缓冲漏极区(drainregion)的高电压，使LDMOS元件可承受较高的工作电压。另外，由于LDMOS元件具有易与其他集成电路元件整合制作的平面结构，现已被广泛的被应用在高电压处理元件中，例如中央处理器电源供应(CPUpowersupply)、电源管理系统(powermanagementsystem)、直流/交流转换器(AC/DCconverter)以及高功率或高频段的功率放大器等等。为了使元件可承受的最高电压(或称为击穿电压)符合设计需求，本文档来自技高网...

【技术保护点】
1.一种半导体元件，其特征在于，该半导体元件包含：/n基底；/n栅极结构，位于该基底上，该栅极结构包含第一侧壁以及相对于该第一侧壁的第二侧壁；/n栅极介电层，位于该基底以及该栅极结构之间；/n第一绝缘层，位于该第一侧壁以及该栅极介电层上，其中该第一绝缘层包含第一鸟喙部，覆盖在该栅极结构的圆化底角上；以及/n一对间隙壁，分别位于该第一绝缘层以及该第二侧壁上。/n

【技术特征摘要】
1.一种半导体元件，其特征在于，该半导体元件包含：
基底；
栅极结构，位于该基底上，该栅极结构包含第一侧壁以及相对于该第一侧壁的第二侧壁；
栅极介电层，位于该基底以及该栅极结构之间；
第一绝缘层，位于该第一侧壁以及该栅极介电层上，其中该第一绝缘层包含第一鸟喙部，覆盖在该栅极结构的圆化底角上；以及
一对间隙壁，分别位于该第一绝缘层以及该第二侧壁上。


2.如权利要求1所述的半导体元件，其中该第二侧壁与该间隙壁直接接触，该第一侧壁与另一该间隙壁之间由该第一绝缘层而完全区隔开。


3.如权利要求1所述的半导体元件，其中该第一绝缘层另包含第二鸟喙部，覆盖在该栅极结构的圆化顶角上。


4.如权利要求1所述的半导体元件，其中该栅极介电层包含位于该第一绝缘层正下方的第一部分以及位于该栅极结构正下方的第二部分，该第一部分与该第二部分之间的一交界与该第一鸟喙部在垂直方向上大致上对齐。


5.如权利要求4所述的半导体元件，其中该栅极介电层的该第一部分与该第二部分包含不同的组成。


6.如权利要求1所述的半导体元件，另包含第二绝缘层，位于邻近该第一侧壁的该基底中。


7.如权利要求6所述的半导体元件，其中该第二绝缘层的底面低于该基底的顶面。


8.如权利要求7所述的半导体元件，其中该第二绝缘层包含第三鸟喙部，邻近该基底的该顶面。


9.如权利要求7所述的半导体元件，其中该第二绝缘层的顶面自一该间隙壁的底部显露出来。


10.如权利要求1所述的半导体元件，另包含:
阱区，位于该基底中，该阱区具有第一导电型；
漂移区，位于该阱区中并且邻近该栅极结构的该第一侧壁，该漂移区具有该第一导电型；
体区，位于该阱区中并且邻近该栅极结构的该第二侧壁，该体区具有与该第一导电型互补的第二导电型，该栅极结构横跨过该体区与该阱区的一交界；
漏极区，位于该第一绝缘层上的一该间隙壁外侧的该漂移区中；以及
源极区，位于该第二侧壁上的另一该间...

【专利技术属性】
技术研发人员：马处铭，黄鸿期，钟贤达，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71