【技术实现步骤摘要】
阵列基板及其制作方法、显示面板、显示装置
本公开至少一个实施例涉及一种阵列基板及其制作方法、显示面板、显示装置。
技术介绍
目前主流的显示屏的分辨率为2k(1920*1080)和4k(3810*2160)，但是随着显示屏尺寸的不断增大，即使4k分辨率的显示屏也不能满足人们的需求。因此，8k(7680*4320)分辨率的显示屏将会是未来的发展方向。
技术实现思路
本公开的至少一实施例提供一种阵列基板及其制作方法、显示面板、显示装置。阵列基板包括：衬底基板；位于所述衬底基板上的沿行方向和列方向阵列排布的多个子像素组，每个所述子像素组包括多个子像素；位于所述衬底基板上的沿所述行方向延伸的栅线，所述栅线包括第一栅线组，所述第一栅线组包括位于连接至所述第一栅线组的子像素的同一侧的第一栅线和第二栅线。所述多个子像素的至少部分包括第一薄膜晶体管和第二薄膜晶体管，连接至所述第一栅线组的子像素中，所述第一薄膜晶体管与所述第一栅线连接，所述第二薄膜晶体管与所述第二栅线连接，且所述第一薄膜晶体管的沟道区和所述第二薄膜晶体管的沟...
【技术保护点】
1.一种阵列基板，其特征在于，包括：/n衬底基板；/n位于所述衬底基板上的沿行方向和列方向阵列排布的多个子像素组，每个所述子像素组包括多个子像素；/n位于所述衬底基板上的沿所述行方向延伸的栅线，所述栅线包括第一栅线组，所述第一栅线组包括位于连接至所述第一栅线组的子像素的同一侧的第一栅线和第二栅线，/n其中，所述多个子像素的至少部分包括第一薄膜晶体管和第二薄膜晶体管，连接至所述第一栅线组的子像素中，所述第一薄膜晶体管与所述第一栅线连接，所述第二薄膜晶体管与所述第二栅线连接，且所述第一薄膜晶体管的沟道区和所述第二薄膜晶体管的沟道区均位于所述第一栅线组靠近与其连接的所述子像素的一侧。/n
【技术特征摘要】
20190429 CN 20191035603661.一种阵列基板，其特征在于，包括：
衬底基板；
位于所述衬底基板上的沿行方向和列方向阵列排布的多个子像素组，每个所述子像素组包括多个子像素；
位于所述衬底基板上的沿所述行方向延伸的栅线，所述栅线包括第一栅线组，所述第一栅线组包括位于连接至所述第一栅线组的子像素的同一侧的第一栅线和第二栅线，
其中，所述多个子像素的至少部分包括第一薄膜晶体管和第二薄膜晶体管，连接至所述第一栅线组的子像素中，所述第一薄膜晶体管与所述第一栅线连接，所述第二薄膜晶体管与所述第二栅线连接，且所述第一薄膜晶体管的沟道区和所述第二薄膜晶体管的沟道区均位于所述第一栅线组靠近与其连接的所述子像素的一侧。
2.根据权利要求1所述的阵列基板，其中，所述第一栅线和所述第二栅线之间的距离为3～12微米。
3.根据权利要求2所述的阵列基板，其中，所述第一栅线和所述第二栅线的至少之一的宽度为3～3.5微米。
4.根据权利要求1-3任一项所述的阵列基板，其中，所述栅线还包括第二栅线组，所述第一栅线组和所述第二栅线组分别位于每行所述子像素组在所述列方向上的两侧，相邻的两行所述子像素组之间包括所述第一栅线组和所述第二栅线组，且所述第二栅线组包括第三栅线和第四栅线；
连接至所述第二栅线组的所述子像素中，所述第一薄膜晶体管与所述第三栅线连接，所述第二薄膜晶体管与所述第四栅线连接，且所述第一薄膜晶体管的沟道区和所述第二薄膜晶体管的沟道区均位于所述第二栅线组靠近与其连接的所述子像素的一侧。
5.根据权利要求4所述的阵列基板，其中，所述第三栅线和所述第四栅线之间的距离为3～12微米。
6.根据权利要求4所述的阵列基板，其中，沿所述列方向，所述第一栅线和所述第二栅线的排列顺序与所述第三栅线和所述第四栅线的排列顺序相同。
7.根据权利要求6所述的阵列基板，其中，各所述子像素组包括两行子像素，所述两行子像素均包括第一颜色子像素、第二颜色子像素以及第三颜色子像素，各子像素的颜色不同于与其相邻的子像素的颜色，且沿所述行方向，第二行子像素与第一行子像素彼此错开小于一个子像素的节距；
所述阵列基板还包括：
位于所述衬底基板上的数据线，每列所述子像素组对应三条数据线，每条数据线与每个所述子像素组中的不同行子像素中的相邻的两个不同颜色子像素连接，且各所述子像素的所述第一薄膜晶体管的第一极连接至所述数据线。
8.根据权利要求7所述的阵列基板，其中，每条所述数据线的宽度为3.5～4微米。
9.根据权利要求7所述的阵列基板，还包括：
源漏金属层，位于所述衬底基板上，所述源漏金属层包括所述数据线；以及
半导体层，位于所述数据线靠近所述衬底基板的一侧，
其中，所述源漏金属层通过第一连接孔与所述半导体层中被导体化的第一部分连接以形成所述第一薄膜晶体管的第二极，且所述第一连接孔位于所述第一栅线组靠近与其连接的所述子像素的一侧，或者位于所述第二栅线组靠近与其连接的所述子像素的一侧。
10.根据权利要求9所述的阵列基板，其中，各所述子像素中的所述第一薄膜晶体管和所述第二薄膜晶体管之一的栅极通过所述源漏金属层与所述栅线连接。
11.根据权利要求9所述的阵列基板，还包括：
感测线，其中，每列所述子像素组对应两条感测线，每条所述感测线与每个所述子像素组中的不同行子像素中的相邻的三个不同颜色的子像素连接，且各所述子像素的所述第二薄膜晶体管的第一极与所述感测线连接。
12.根据权利要求11所述的阵列基板，其中，所述源漏金属层通过第二连接孔与所述半导体层中被导体化的第二部分连接以形成所述第二薄膜晶体管的第一极，且所述第二连接孔位于所述第一栅线组靠近与其连接的所述子像素的一侧，或者位于所述第二栅线组靠近与其连接的所述子像素的一侧。
13.根据权利要求11所述的阵列基板，还包括：
遮光层，位于所述感测线面向所述衬底基板的一侧，
其中，每条所述感测线包括多条子感测线和连接相邻两条所述子感测线的连接线，每条所述子感测线与一个所述子像素组对应，所述连接线位于沿所述列方向排列的相邻两个所述子像素组之间，所述连接线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影有交叠，且所述遮光层的部分复用为所述连接线。
14.根据权利要求11所述的阵列基板，还包括电源线，其中，各所述子像素还包括发光元件、驱动晶体管和存储电容，
所述第二薄膜晶体管的第二极与所述发光元件连接；
所述驱动晶体管的栅极与所述第一薄膜晶体管的第二极连接，所述驱动晶体管的第一极与所述电源线连接，所述驱动晶体管的第二极与所述发光元件连接，其中，至少一个所述子像素的所述驱动晶体管的第一极通过所述半导体层被导体化的第三部分与所述电源线连接；
所述存储电容的第一极与所述驱动晶体管的栅极连接，所述存储电容的第二极与所述驱动晶体管的第二极连接。
15.根据权利要求11所述的阵列基板，其中，所述两条感测线包括第一感测线和第二感测线，
所述第一感测线位于第一行的所述第一颜色子像素和第一行的所述第二颜色子像素之间，且位于第二行的所述第三颜色子像素与第二行的所述第一颜色子像素之间，所述第一感测线与第一行的所述第一颜色子像素、第一行的所述第二颜色子像素以及第二行的所述第三颜色子像素连接；
所述第二感测线位于第一行的所述第二颜色子像素与第一行的所述第三颜色子像素之间，且位于第二行的所述第一颜色子像素与第二行的所述第二颜色子像素之间，所述第二感测线与第一行的所述第三颜色子像素、第二行的所述第一颜色子像素以及第二行的所述第二颜色子像素连接。
16.根据权利要求15所述的阵列基板，其中，所述第一感测线包括的所述子感测线通过所述连接线与第一行的所述第一颜色子像素和第一行的所述第二颜色子像素连接；所述第二感测线包括的所述子感测线通过所述连接线与第二行的所述第一颜色子像素以及第二行的所述第二颜色子像素连接。
17.一种显示面板，包括权利要求1-16任一项所述的阵列基板。
18.一种显示装置，包括权利要求17所述的显示面板。
19.根据权利要求18所述的显示装置，其中，所述显示装置为有机发光二极管显示装置，且所述显示装置的分辨率为8k。
20.一种阵列基板的制作方法，包括：
在衬底基板上形成沿行方向和列方向阵列排布的多个子像素组，每个所述子像素组包括多个子像素；
在所述衬底基板上形成沿所述行方向延伸的栅线，形成所述栅线包括形成第一栅线组，所述第一栅线组包括位于连接至所述第一栅线组的子像素的同一侧的第一栅线和第二栅线，
其中，形成所述多个子像素的至少之一包括形成第一薄膜晶体管和第二薄膜晶体管，连接至所述第一栅线组的子像素中，所述第一薄膜晶体管与所述第一栅线连接，所述第二薄膜晶体管与所述第二栅线连接，且所述第一薄膜晶体管的沟道区和所述第二薄膜晶体管的沟道区均形成于所述第一栅线组靠近与其连接的所述子像素的一侧。
21.根据权利要求20所述的制作方法，其中，形成所述栅线还包括：形成第二栅线组，所述第一栅线组和所述第二栅线组分别形成于每行所述子像素组在所述列方向上的两侧，且形成所述第二栅线组包括形成第三栅线和第四栅线，
其中，连接至所述第二栅线组的所述子像素中，所述第一薄膜晶体管与所述第三栅线连接，所述第二薄膜晶体管与所述第四栅线连接，且所述第一薄膜晶体管的沟道区和所述第二薄膜晶体管的沟道区均形成于所述第二栅线组靠近与其连接的所述子像素的一侧。
22.根据...
【专利技术属性】
技术研发人员：李蒙，李永谦，孟松，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。