【技术实现步骤摘要】
三维电容器结构及其制作方法
本专利技术属于半导体集成电路制造领域，特别是涉及一种具有高电容的三维电容器结构及其制作方法。
技术介绍
目前，三维硅基电容器的电容密度可达到1.5uf/mm2左右，与传统的片式多层陶瓷电容器MLCC相当。现有的三维硅基电容器的发展方向是通过增加柱状电容的高宽比来增加电容的有效面积。现有的一种三维硅基电容器的制作方法如图1～图6所示，所述制作方法包括如下步骤：步骤1)，提供一高导电率的硅衬底101，在所述硅衬底中刻蚀出高深宽比的电容孔102，所述高导电率的硅衬底作为电容器的下极板，如图1所示。步骤2)，在所述硅衬底101及所述电容孔102的表面形成电容介质层103，如图2所示。步骤3)，在所述电容孔102中填充导电材料104，作为电容器的上极板，如图3所示。步骤4)，刻蚀去除多余的导电材料104，如图4所示。步骤5)，沉积隔离层105，如图5所示。步骤6)，在所述隔离层105中刻蚀出引出孔106，如图6所示。上述的制作方法具有以下缺点：...
【技术保护点】
1.一种三维电容器结构的制作方法，其特征在于，所述制作方法包括步骤：/n1)提供一基底，于所述基底上形成堆叠结构，所述堆叠结构包括交替层叠的导电层及介质层；/n2)于所述堆叠结构的两侧刻蚀出相互对应的第一台阶结构及第二台阶结构，所述第一台阶结构及第二台阶结构包含多级台阶，每级台阶包含自下往上层叠的一介质层及一导电层；/n3)于所述堆叠结构上形成隔离层，所述隔离层覆盖所述第一台阶结构及第二台阶结构；/n4)于所述隔离层中形成第一通孔组及第二通孔组，所述第一通孔组连通所述第一台结构中的奇数级的台阶，所述第二通孔组连通所述第二台阶结构中的偶数级的台阶；/n5)于所述第一通孔组及第...
【技术特征摘要】
1.一种三维电容器结构的制作方法，其特征在于，所述制作方法包括步骤：
1)提供一基底，于所述基底上形成堆叠结构，所述堆叠结构包括交替层叠的导电层及介质层；
2)于所述堆叠结构的两侧刻蚀出相互对应的第一台阶结构及第二台阶结构，所述第一台阶结构及第二台阶结构包含多级台阶，每级台阶包含自下往上层叠的一介质层及一导电层；
3)于所述堆叠结构上形成隔离层，所述隔离层覆盖所述第一台阶结构及第二台阶结构；
4)于所述隔离层中形成第一通孔组及第二通孔组，所述第一通孔组连通所述第一台结构中的奇数级的台阶，所述第二通孔组连通所述第二台阶结构中的偶数级的台阶；
5)于所述第一通孔组及第二通孔组中填充导电材料，所述第一通孔组通过所述第一台阶结构实现所述堆叠结构中奇数级导电层的引出，所述第二通孔组通过所述第二台阶结构实现所述堆叠结构中偶数级导电层的引出；
6)于对应所述第一通孔组的隔离层上制作第一电极，于对应所述第二通孔组的隔离层上制作第二电极。
2.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：步骤2)于所述堆叠结构的两侧刻蚀出相互对应的第一台阶结构及第二台阶结构，包括：
2-1)于所述堆叠结构上形成掩膜层，对所述堆叠结构刻蚀一个台阶厚度，形成第一级台阶；
2-2)对所述掩膜层进行横向刻蚀，在所述堆叠结构中暴露出第二级台阶区域表面；以所述掩膜层为掩膜，对所述第二级台阶区域及第一级台阶均刻蚀一个台阶厚度，形成第二级台阶；
2-3)重复上述步骤2-2)，直至在在所述堆叠结构的两侧刻蚀出相互对应的第一台阶结构及第二台阶结构。
3.根据权利要求2所述的三维电容器结构的制作方法，其特征在于：所述掩膜层包括光刻胶层，所述光刻胶层的厚度介于100纳米～200微米之间。
4.根据权利要求2所述的三维电容器结构的制作方法，其特征在于：每次对所述掩膜层进行横向刻蚀的刻蚀宽度介于50纳米～2微米之间。
5.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述导电层的电阻率小于10ohm*m，所述导电层包括掺杂的多晶硅、W、Ti、TiN、Ta、TaN及Al中的一种。
6.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述介质层包括SiOx、HfOx、TaOx、SiNx及AlOx中的一种。
7.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述导电层的厚度介于15纳米～100纳米之间，所述介质层的厚度介于2纳米～20纳米之间。
8.根据权利要求1所述的三维电容器结构的制作方...
【专利技术属性】
技术研发人员：张汝京，尹晓明，汪燕，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。