存储器装置和存储器装置的操作方法制造方法及图纸

本发明专利技术提供一种存储器装置和存储器装置的操作方法。存储器装置包括存储器模块、行译码器以及控制电路。存储器模块包括多个存储器单元，其中存储器模块的一行的存储器单元耦接至少一字线，存储器模块的一列的存储器单元耦接一位线和一数据选择器。行译码器耦接存储器模块，以配置于所述一行的存储器单元。控制电路耦接行译码器，以指示需要被启动的所述字线、所述位线和所述数据选择器。

【技术实现步骤摘要】
存储器装置和存储器装置的操作方法
本专利技术的实施例主要涉及存储器装置技术，特别涉及配置至少一个字线(wordline)给存储器阵列的每一列存储器单元的存储器装置技术。
技术介绍
在静态随机存取存储器(StaticRandomAccessMemory，SRAM)的设计，如果存储器阵列的行数太多，即一列所配置的存储器单元太多，因为受到寄生电容的影响，造成位线(bitline)的负载过大。因此，在静态随机存取存储器的设计，将一列存储器单元改以行列的方式来配置，例如：将一列存储器单元分成2列、4列、8列等。
技术实现思路
有鉴于所述现有技术的问题，本专利技术的实施例提供了一种存储器装置和存储器装置的操作方法。根据本专利技术的一实施例提供了一种存储器装置。该种存储器装置包括存储器模块、行译码器以及控制电路。存储器模块包括多个存储器单元，其中存储器模块的一行的存储器单元耦接至少一字线，存储器存模块的一列的存储器单元耦接一位线和一数据选择器。行译码器耦接存储器模块，以配置于所述一行的存储器单元。控制电路耦接行译码器，以指示需要被本文档来自技高网...

【技术保护点】
1.一种存储器装置，包括：/n存储器模块，包括多个存储器单元，其中所述存储器模块的一行所述存储器单元耦接至少一字线，且所述存储器模块的一列所述存储器单元耦接一位线和一数据选择器；/n行译码器，耦接所述存储器模块，以配置于所述一行所述存储器单元；以及/n控制电路，耦接所述行译码器，以指示需要被启动的所述字线，所述位线和所述数据选择器。/n

【技术特征摘要】
1.一种存储器装置，包括：
存储器模块，包括多个存储器单元，其中所述存储器模块的一行所述存储器单元耦接至少一字线，且所述存储器模块的一列所述存储器单元耦接一位线和一数据选择器；
行译码器，耦接所述存储器模块，以配置于所述一行所述存储器单元；以及
控制电路，耦接所述行译码器，以指示需要被启动的所述字线，所述位线和所述数据选择器。


2.如权利要求1所述的存储器电路，其中所述行译码器包括至少一个子译码器，所述子译码器的数量至少为配置给所述一行所述存储器单元的字线的数量。


3.如权利要求2所述的存储器装置，其中所述行译码器耦接所述控制电路，以接收所述控制电路输出的地址信号以及预译码信号，所述行译码器依据所述预译码信号以及所述地址信号产生控制信号，以启动对应的所述字线。


4.如权利要求1所述的存储器装置，其中所述控制电路包括预译码电路，所述预译码电路产生预译码信号。


5.如权利要求4所述的存储器装置，其中所述预译码信号包括时钟信息。


6.如权利要求1所述的存储器装置，其中所述控制电路包括列选控制电路，以选取需要被启动的所述数据选择器。


7.如权利要求1所述的存储器装置，其中所述一行所述存储器单元中的第一存储器单元耦接第一字线，所述一行所述存储器单元中的第二存储器单元耦接第二字线。


8.一种存储器装置的操作方法，适用一存储器装置，其中所述存储器装置的存储器模块包括多个存储器单元，其中所述存储器模块的一行所述存储器单元耦接至少一字线，且所述存储器模块...

【专利技术属性】
技术研发人员：李全胜，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海;31