【技术实现步骤摘要】
一种优化集成电路非平衡时钟网络的方法及系统
本申请涉及集成电路
，特别涉及一种优化集成电路非平衡时钟网络的方法及系统。
技术介绍
现有的EDA（electronicdesignautomation）技术在大多数场景下可以构建一个质量还不错的时钟网络。这个构建的基础就是时钟源到达每个寄存器时钟端口的延迟尽量完全一样。从而使得整个数字电路的建立时间和保持时间能够共同满足。此时建立时间的满足完全由时钟周期决定。而保持时间的满足得益于时钟网络到达每个寄存器的时间几乎相同。可是这个时钟网络的构建方式在大部分的设计中都能找到局部质量不够高的问题。首先，在构建时钟架构的时候我们通常只能在一种工作场景下进行。比如在低电压并且高温的场景下构建时钟网络。这就使得场景变成高电压和低温时。旧有场景中的最优解在新的场景中注定不是最优解。虽然EDA工具提供了一些优化的手段，但是很多时候还是需要人工的干预来解决时钟不平衡问题。由于一个数字集成电路中的时序路径数以百万计。这种人工干预的工作量有时是很大的。其次，对于一些延迟较短的时序路...
【技术保护点】
1.一种优化集成电路非平衡时钟网络的方法，其特征在于，/n获取预分析的时序路径的初始状态空间，其中所述初始状态空间包括所述预分析的时序路径中各个节点的初始时序值与初始执行系数的乘积之和；/n判断所述初始状态空间是否大于预设的状态空间值，若大于所述预设的状态空间值，则输出所述预分析的时序路径中各个节点的初始执行系数，/n否则，随机选择所述预分析的时序路径中的节点进行n次调整，输出第n次调整后各个节点对应的执行系数，其中n小于等于预设次数，且n次调整后的预分析的时序路径的状态空间大于所述预设的状态空间值，n为大于0的整数。/n
【技术特征摘要】
1.一种优化集成电路非平衡时钟网络的方法，其特征在于，
获取预分析的时序路径的初始状态空间，其中所述初始状态空间包括所述预分析的时序路径中各个节点的初始时序值与初始执行系数的乘积之和；
判断所述初始状态空间是否大于预设的状态空间值，若大于所述预设的状态空间值，则输出所述预分析的时序路径中各个节点的初始执行系数，
否则，随机选择所述预分析的时序路径中的节点进行n次调整，输出第n次调整后各个节点对应的执行系数，其中n小于等于预设次数，且n次调整后的预分析的时序路径的状态空间大于所述预设的状态空间值，n为大于0的整数。
2.根据权利要求1所述的优化集成电路非平衡时钟网络的方法，其特征在于，所述随机选择所述预分析的时序路径中的节点进行n次调整，输出第n次调整后各个节点对应的执行系数，进一步包括：
计算所述预分析的时序路径中各个节点的个体适应度，随机选择所述预分析的时序路径中的节点进行第一次调整，其中随机选择的节点的初始时序值在-1ns到+3ns之间，
判断第一次调整后的预分析的时序路径的状态空间是否大于所述预设的状态空间值，若大于所述预设的状态空间值，则结束调整，输出第一次调整后各个节点对应的执行系数，
否则对第一次调整后的所述预分析的时序路径继续进行调整，直至n小于等于预设次数，且n次调整后的预分析的时序路径的状态空间大于所述预设的状态空间值，其中调整过程包括，
计算第m次调整后的节点的个体适应度，随机选择所述第m次调整后的所述预分析的时序路径中的节点进行第m+1次调整，计算并判断第m+1次调整后预分析的时序路径的状态空间，其中m是大于0小于n的整数。
3.根据权利要求1所述的优化集成电路非平衡时钟网络的方法，其特征在于，进一步包括：n等于所述预设次数，且n次调整后的预分析的时序路径的状态空间小于等于所述预设的状态空间值时，则调整所述预分析的时序路径中各个节点的初始时序值和初始执行系数。
4.根据权利要求2所述的优化集成电路非平衡时钟网络的方法，其特征在于，所述随机选择所述预分析的时序路径中的预定节点进行第一次调整，包括：随机选择所述预分析的时序路径中的预定节点进行复制、一个节点进行变异、和两个节点进行交叉中的至少一者。
5.根据权利要求1所述的优化集成电路非平衡时钟网络的方法，其特征在于，进一步...
【专利技术属性】
技术研发人员：葛颖峰，徐祎喆，朱勇，
申请(专利权)人：北京百瑞互联技术有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。