一种基于UVM的验证平台开发方法、系统、终端及存储介质技术方案

本发明专利技术提供一种基于UVM的验证平台开发方法、系统、终端及存储介质，包括：预定义所述验证平台的新的验证组件及其验证IP，得到集成参数；代码生成器根据所述集成参数编译流程脚本；仿真器调用所述编译流程脚本完成验证平台的编译和验证仿真工作。本发明专利技术通过预定义的相关配置参数的解析，可实现将新的组件和验证IP集成到代码产生器生成的验证环境里，从而扩展成一个新的验证平台。

【技术实现步骤摘要】
一种基于UVM的验证平台开发方法、系统、终端及存储介质
本专利技术属于验证方法
，具体涉及一种基于UVM的验证平台开发方法、系统、终端及存储介质。
技术介绍
随着集成电路的飞速发展，芯片行业变得炙手可热，IC开发中用时最多的芯片验证工作也变得越来越重要。作为新一代验证方法学，UVM(“通用验证方法学”)在大规模IC设计验证和FPGA测试验证中被广泛使用到，且随着设计规模的不断增大，基于UVM的验证平台搭建工作量也不断增大，基于验证平台用到的验证组件及VIP的开发、管理、维护以及复用等也越来越重要和复杂。同时，由于SV(“SystemVerilog，硬件设计和验证语言”)和UVM比较复杂和灵活，同样的功能往往有多种可实现方式，间接的增加验证测试人员在搭建UVM平台的决策难度，对于SV和UVM方法学不是很熟悉的初学者，这样的决策难度更大。现在各大EDA厂商和企业都在开发相应的验证平台自动化工具，即代码生成器，在开发过程中，验证工程师在掌握了对应验证工具的UVM验证结构特点后，可以直接通过验证平台自动化工具快速的提供完整的验证环境，继而本文档来自技高网...

【技术保护点】
1.一种基于UVM的验证平台开发方法，其特征在于，包括：/n预定义所述验证平台的新的验证组件及其验证IP，得到集成参数；/n代码生成器根据所述集成参数编译流程脚本；/n仿真器调用所述编译流程脚本完成验证平台的编译和验证仿真工作。/n

【技术特征摘要】
1.一种基于UVM的验证平台开发方法，其特征在于，包括：
预定义所述验证平台的新的验证组件及其验证IP，得到集成参数；
代码生成器根据所述集成参数编译流程脚本；
仿真器调用所述编译流程脚本完成验证平台的编译和验证仿真工作。


2.根据权利要求1所述的一种基于UVM的验证平台开发方法，其特征在于，所述预定义所述验证平台的新的验证组件及其验证IP，包括：
导入新的验证组件及其验证IP的定义包并进行编译；
例化定义包内的接口类并连接到待测设计；
对定义包内的顶层结构进行例化和传递；
对新的组件的序列库进行例化；
对所有验证环境里定序器与新的组件的序列库进行协调同步；
根据待测设计的使用场景创建的测试用例。


3.根据权利要求1所述的一种基于UVM的验证平台开发方法，其特征在于，所述方法还包括：将预定义的集成参数存储在通用模板文件里。


4.根据权利要求1所述的一种基于UVM的验证平台开发方法，其特征在于，所述代码生成器根据所述集成参数编译流程脚本，包括：
代码生成器解析预定义的集成参数来自动生成寄存器模型和相应的功能测试序列，从而将新的组件和验证IP集成到代码产生器生成的验证环境里；
通过所述寄存器模型编译所述开发方法的流程脚本。


5.根据权利要求2所述的一种基于UVM的验证平台开发方法，其特征在于，所述例化所述定义包内的接口类并连接到待测设计，包括：<...

【专利技术属性】
技术研发人员：郭瑜，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32