半导体器件建模方法技术

公开了一种半导体器件建模方法，包括建立原生晶体管模型和寄生晶体管模型，原生晶体管模型衬底连接至寄生晶体管模型基极，并通过衬底电阻接地；原生晶体管模型的漏极和寄生晶体管的集电极均通过漏端电阻连接至半导体器件的漏端；原生晶体管模型的源极和寄生晶体管的发射极均连接至半导体器件的源端。其中，本发明专利技术的半导体器件建模方法的原生晶体管模型和寄生晶体管模型均包括碰撞电离电流公式，设置两个碰撞电离电流公式可以保障衬底电压的抬升，保障寄生晶体管模型的开启，保障对骤回现象的仿真模拟，确保ESD器件的参数获取，且模型简单、收敛性好、仿真速度快。

【技术实现步骤摘要】
半导体器件建模方法
本专利技术涉及半导体
，特别涉及一种半导体器件建模方法。
技术介绍
随着工艺的不断进取，器件栅氧厚度的不断减薄，芯片内部电路也越来越容易受静电而造成损伤，对ESD(Electro-Staticdischarge，静电释放)器件包括电路的能力要求也越来越高。其中，栅极接地NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管(gate-groundedNMOS，GGNMOS)为应用最广泛的ESD器件，为保障ESD的可靠性，需要准确预测GGNMOS的保护电路的防护能力，以优化电路设计，减少设计周期，提高芯片的可靠性。SPICE(Simulationprogramwithintegratedcircuitemphasis，仿真电路模拟器)是最为普遍的电路级模拟程序，各软件厂家提供了Vspice、Hspice、Pspice等不同版本spice软件，其仿真核心大同小异，都是采用了由美国加州Berkeley大学开发的spice模拟算法，半导体器件建模方法可通过该程序进行仿真测试。如图本文档来自技高网...

【技术保护点】
1.一种半导体器件建模方法，其特征在于，包括：/n建立原生晶体管模型，所述原生晶体管模型的漏极通过漏端电阻连接至所述半导体器件的漏端，源极通过源端电阻连接至所述半导体器件的源端，栅极为所述半导体器件的栅极，衬底通过衬底电阻连接至所述半导体器件的源端；/n建立寄生晶体管模型，所述寄生晶体管模型的基极与所述原生晶体管的衬底连接，集电极通过所述漏端电阻连接至所述半导体器件的漏端，发射极通过所述源端电阻连接至所述半导体器件的源端，/n其中，所述原生晶体管模型和所述寄生晶体管模型分别采用第一碰撞电离电流公式和第二碰撞电离电流公式分别获得第一衬底电流和第二衬底电流，所述第一衬底电流和所述第二衬底电流均通过...

【技术特征摘要】
1.一种半导体器件建模方法，其特征在于，包括：
建立原生晶体管模型，所述原生晶体管模型的漏极通过漏端电阻连接至所述半导体器件的漏端，源极通过源端电阻连接至所述半导体器件的源端，栅极为所述半导体器件的栅极，衬底通过衬底电阻连接至所述半导体器件的源端；
建立寄生晶体管模型，所述寄生晶体管模型的基极与所述原生晶体管的衬底连接，集电极通过所述漏端电阻连接至所述半导体器件的漏端，发射极通过所述源端电阻连接至所述半导体器件的源端，
其中，所述原生晶体管模型和所述寄生晶体管模型分别采用第一碰撞电离电流公式和第二碰撞电离电流公式分别获得第一衬底电流和第二衬底电流，所述第一衬底电流和所述第二衬底电流均通过所述衬底电阻接地，以仿真开启所述寄生晶体管模型。


2.根据权利要求1所述的半导体器件建模方法，其特征在于，
所述原生晶体管模型为包括所述第一碰撞电离电流公式的BSIM4模型。


3.根据权利要求1所述的半导体器件建模方法，其特征在于，
所述寄生晶体管模型为...

【专利技术属性】
技术研发人员：蒋盛烽，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33