一种用加速电容优化磁卡写速度的电路制造技术

本实用新型专利技术提供了一种用加速电容优化磁卡写速度的电路，包括：PNP型三极管Q1的基极端与电阻R1的一端、电阻R2的一端连接，PNP型三极管Q1的集电极端与电阻R4的一端、写磁头线圈的一端、NPN型三极管Q2的集电极端连接，NPN型三极管Q2的基极端与电阻R6的一端、NPN型三极管Q5的集电极端连接，NPN型三极管Q5的基极端与电容C1的一端、电阻R7的一端连接，电容C1的另一端与电阻R7的另一端、电阻R5的一端、第一控制信号端连接。本实用新型专利技术的优点在于：本实用新型专利技术在H桥的桥臂上搭载加速电容，加速电容与电阻构成微分电路，利用电容两端电压不能突变的特性让输入瞬间的变化量直接引入到三极管基极；从而缩短写卡波形的上升沿与下降沿的时间，从而提高刷卡速度。

【技术实现步骤摘要】
一种用加速电容优化磁卡写速度的电路
本技术涉及磁条卡刷卡电路，具体地涉及一种用加速电容优化磁卡写速度的电路。
技术介绍
目前市面上磁条卡刷卡速度性能为读卡20cm/s-120cm/s，写卡20cm/s-60cm/s，写卡速度偏慢，工作效率偏低，在现有技术上直接提高刷卡速度会造成写卡失败率提高，用户体验效果极低。现有的写卡电路普遍用H桥电路进行写入，H桥可使其连接的负载或输出端两端的电压反相/电流反向；当刷卡速度提高时，PWM波形频率变快，使一个周期内写入电流时间缩短，再减掉上升沿及下降沿时间，恒流写入时间缩短，则有几率造成写卡失败。
技术实现思路
本技术要解决的技术问题，在于提供一种用加速电容优化磁卡写速度的电路，提高写卡速度。本技术是这样实现的：一种用加速电容优化磁卡写速度的电路，包括：PNP型三极管Q1的基极端与电阻R1的一端、电阻R2的一端连接，PNP型三极管Q1的集电极端与电阻R4的一端、写磁头线圈的一端、NPN型三极管Q2的集电极端连接，NPN型三极管Q2的基极端与电阻R6的一端、NPN型三极管Q5本文档来自技高网...

【技术保护点】
1.一种用加速电容优化磁卡写速度的电路，其特征在于，包括：PNP型三极管Q1的基极端与电阻R1的一端、电阻R2的一端连接，PNP型三极管Q1的集电极端与电阻R4的一端、写磁头线圈的一端、NPN型三极管Q2的集电极端连接，NPN型三极管Q2的基极端与电阻R6的一端、NPN型三极管Q5的集电极端连接，NPN型三极管Q5的基极端与电容C1的一端、电阻R7的一端连接，电容C1的另一端与电阻R7的另一端、电阻R5的一端、第一控制信号端连接，PNP型三极管Q3的基极端与电阻R3的一端、电阻R4的另一端连接，PNP型三极管Q3的集电极端与电阻R2的另一端、写磁头线圈的另一端、NPN型三极管Q4的集电极端连接...

【技术特征摘要】
1.一种用加速电容优化磁卡写速度的电路，其特征在于，包括：PNP型三极管Q1的基极端与电阻R1的一端、电阻R2的一端连接，PNP型三极管Q1的集电极端与电阻R4的一端、写磁头线圈的一端、NPN型三极管Q2的集电极端连接，NPN型三极管Q2的基极端与电阻R6的一端、NPN型三极管Q5的集电极端连接，NPN型三极管Q5的基极端与电容C1的一端、电阻R7的一端连接，电容C1的另一端与电阻R7的另一端、电阻R5的一端、第一控制信号端连接，PNP型三极管Q3的基极端与电阻R3的一端、电阻R4的另一端连接，PNP型三极管Q3的集电极端与电阻R2的另一端、写磁头线圈的另一端、NPN型三极管Q4的集电极端连接，NPN型三极管Q4的基极端与电阻R9的一端、NPN型三极管Q6的集电极端...

【专利技术属性】
技术研发人员：张紫淾，郑时东，余涛，陈登慧，陈国坤，
申请(专利权)人：福建升腾资讯有限公司，
类型：新型
国别省市：福建;35