总线运动控制卡与制造设备制造技术

本实用新型专利技术提供了一种总线运动控制卡及制造设备，包括ARM芯片以及用于连接外部PCI总线的FPGA芯片，ARM芯片与FPGA芯片电连接，ARM芯片上具有网络接口，网络接口用于连接外部EtherCat从站，FPGA芯片包括脉冲信号模块，脉冲信号模块用于生成脉冲信号，并发送至PCI总线。本实用新型专利技术技术方案采用将FPGA芯片与ARM芯片电连接的方式，通过FPGA芯片上的脉冲信号模块生产脉冲信号，利用脉冲信号控制外部机构的正常运行，也即实现了带脉冲信号的总线运动控制卡，从而同时满足多轴的总线应用环境，也能够降低设备的制造成本以及使用成本等。

【技术实现步骤摘要】
总线运动控制卡与制造设备
本技术涉及Ethercat(以太网)总线
，特别涉及一种总线运动控制卡以及一种制造设备。
技术介绍
Ethercat总线技术是当下最流行、推广最成功的总线，越来越多的设备采用Ethercat总线控制卡。EtherCat总线有实时性高，控制轴数多，从设备扩展方便等优点。现有的Ethercat总线控制卡，种类繁多，一般区别体现在控制轴数不同、能带的从站数量不同、伺服控制周期不同。然而在现有的制造设备中，通常还具有下料机构、XZY(三轴)移动平台或者传送带等装置，而装置下料机构、XZY平台或者传送带等的运动精度要求不高，只需采用步进电机或脉冲伺服等即可实现运行，Ethercat总线控制卡无法通过脉冲信号控制步进电机或脉冲伺服等实现下料机构、XZY移动平台或者传送带等装置的正常运行，额外通过控制芯片进行控制则导致制造设备成本增高。
技术实现思路
本技术的主要目的是提供一种总线运动控制卡，旨在解决现有技术中制造成本较高的技术问题。为实现上述目的，本技术提出一种总线运动控制卡，所述总线运动控制卡包括ARM芯片以及用于连接外部PCI(PeripheralComponentInterconnect、外设部件互连标准)总线的FPGA(FieldProgARMmableGateArray、现场可编程逻辑门阵列)芯片，所述ARM芯片与所述FPGA芯片电连接，所述ARM芯片上具有网络接口，所述网络接口用于连接外部EtherCat从站，所述FPGA芯片还包括脉冲信号模块，所述脉冲信号模块用于生成脉冲信号，并发送至所述PCI总线。可选地，所述FPGA芯片包括定时中断模块，所述定时中断模块用于发送中断信号至所述ARM芯片，所述ARM芯片接收所述中断信号，并根据所述中断信号刷新所述EtherCat从站的数据。可选地，所述FPGA芯片还包括编码器，所述编码器与所述ARM芯片电连接，所述ARM芯片将运动规划数据发送至所述编码器，所述编码器用于计算所述运动规划数据。可选地，所述ARM芯片包括数字信号输出接口以及数字信号输入接口，所述ARM芯片通过所述数字信号输出接口发送PWM信号至所述FPGA芯片，所述FPGA芯片通过所述数字信号输入接口发送PWM信号至所述ARM芯片。可选地，所述总线运动控制卡还包括PHY(PhysicalLayer、物理层)芯片，所述PHY芯片的输入端与所述网络接口连接，所述PHY芯片的输出端与所述EtherCat从站连接。可选地，所述ARM芯片与所述FPGA芯片之间通过十六位并行总线连接。此外，为解决上述问题，本技术还提出一种制造设备，所述制造设备包括EtherCat从站、PC(电脑控制)端、XYZ平台以及如上述的总线运动控制卡，所述总线运动控制卡与所述EtherCat从站连通，所述PC端包括PCI插槽以及与所述PCI插槽连接的PCI总线，所述总线运动控制卡插设于所述PCI插槽中，所述PCI总线与所述XYZ平台连通。可选地，所述制造设备还包括步进电机和/或脉冲伺服电机，所述步进电机和/或所述脉冲伺服电机与所述PC端连通。可选地，所述制造设备还包括传送带组件，所述传送带组件与所述PC端连通。本技术技术方案采用将所述FPGA芯片与所述ARM芯片电连接的方式，通过所述FPGA芯片上的脉冲信号模块生产脉冲信号，利用脉冲信号控制外部机构的正常运行，也即实现了带脉冲信号的总线运动控制卡，从而同时满足多轴的总线应用环境，也能够降低设备的制造成本以及使用成本等。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为本技术总线运动控制卡一实施例的结构示意图；图2为本技术总线运动控制卡另一实施例的结构示意图。附图标号说明：标号名称标号名称10FPGA芯片11脉冲信号模块12定时中断模块13编码器20RAM芯片30PHY芯片40EtherCat从站50PCI总线本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。需要说明，本技术实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，在本技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本技术要求的保护范围之内。本技术提出了一种总线运动控制卡，请参照图1-2，所述总线运动控制卡ARM芯片20以及用于连接外部PCI总线50的FPGA芯片10，所述ARM芯片20与所述FPGA芯片10电连接，所述ARM芯片20上具有网络接口，所述网络接口用于连接外部EtherCat从站40；所述FPGA芯片10还包括脉冲信号模块11，所述脉冲信号模块11用于生成脉冲信号，并发送至所述PCI总线50。由于在现有的制造设备中由PC端控制下料机构、XZY平台或者传送带的移动，而PC端则需要通过EtherCat主站与所述EtherCat从站40之间的数据交互，以对制造设备上的下料机构、XZY平台或者传送带等的移动进行规划。在本实施例中，以所述总线运动控制卡作为EtherCat主站，在所述ARM芯片20上设置了用于与所述EtherCat从站40连接的网络接口，以配置所述EtherCat从站40使其进入OP状态，等待伺服周期后进行运动规划，并收集所述EtherCat从站40的运动规划数据等，从而实现EtherCat主站与所述EtherCat从站40之间的数据交互，之后在数据交互后关闭所述EtherCat主站，也即关闭本技术所述所述总线本文档来自技高网...

【技术保护点】
1.一种总线运动控制卡，其特征在于，所述总线运动控制卡包括ARM芯片以及用于连接外部PCI总线的FPGA芯片，所述ARM芯片与所述FPGA芯片电连接，所述ARM芯片上具有网络接口，所述网络接口用于连接外部EtherCat从站；/n所述FPGA芯片包括脉冲信号模块，所述脉冲信号模块用于生成脉冲信号，并发送至所述PCI总线。/n

【技术特征摘要】
1.一种总线运动控制卡，其特征在于，所述总线运动控制卡包括ARM芯片以及用于连接外部PCI总线的FPGA芯片，所述ARM芯片与所述FPGA芯片电连接，所述ARM芯片上具有网络接口，所述网络接口用于连接外部EtherCat从站；
所述FPGA芯片包括脉冲信号模块，所述脉冲信号模块用于生成脉冲信号，并发送至所述PCI总线。


2.根据权利要求1所述的总线运动控制卡，其特征在于，所述FPGA芯片包括定时中断模块，所述定时中断模块用于发送中断信号至所述ARM芯片，所述ARM芯片接收所述中断信号，并根据所述中断信号刷新所述EtherCat从站的数据。


3.根据权利要求1所述的总线运动控制卡，其特征在于，所述FPGA芯片还包括编码器，所述编码器与所述ARM芯片电连接，所述ARM芯片将运动规划数据发送至所述编码器，所述编码器用于计算所述运动规划数据。


4.根据权利要求1所述的总线运动控制卡，其特征在于，所述ARM芯片包括数字信号输出接口以及数字信号输入接口，所述ARM芯片通过所述数字信号输出接口发送PWM信号至所述FPGA芯片，所述FPGA芯片通过所述数字信号输入接口...

【专利技术属性】
技术研发人员：赵向前，
申请(专利权)人：深圳市恒昱控制技术有限公司，
类型：新型
国别省市：广东;44