半导体器件及其制造方法技术

本申请提供一种半导体器件及其制造方法。半导体器件至少包括基于氧化铪的电介质层，其中，基于氧化铪的电介质层包括四方氧化铪层、四方晶种层和掺杂层。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用本申请要求于2019年4月17日在韩国知识产权局提交的申请号为10-2019-0045102的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的各种实施例总体上涉及一种半导体器件，并且更具体地，涉及一种包括电介质层叠层(dielectriclayerstack)的半导体器件及其制造方法。
技术介绍
近年来，对改进的、更高集成度的半导体存储器件的需求加速了，需要不断减小存储单元面积和操作电压。为了满足这些需求，广泛的研究集中在开发具有高电容和低泄漏电流的高k材料。氧化锆(ZrO2)是广泛用作电容器的电介质层的高k材料的示例。然而，氧化锆在增大电容方面具有局限性。因此，需要新的改进的解决方案。
技术实现思路
本专利技术的各个实施例针对具有高介电常数和低泄漏电流的电介质层叠层，以及用于形成电介质层叠层的方法。本专利技术的各个实施例针对包括具有高介电常数和低泄漏电流的电介质层叠层的半导体器件，以及用于制造该半导体器件的方法。根据一个实施例，半导体器件可以至少包括基于氧化铪的电介质层，其中，基于氧化铪的电介质层包括：四方氧化铪层(tetragonalhafniumoxidelayer)；四方晶种层；以及掺杂层。半导体器件还可以包括形成在基于氧化铪的电介质层上的泄漏阻挡层。泄漏阻挡层可以包括比四方氧化铪层和四方晶种层具有更低的介电常数和更高的带隙的材料。泄漏阻挡层的厚度可以小于四方氧化铪层和四方晶种层。该半导体器件还可以包括：形成在泄漏阻挡层之上的热源层；以及形成在热源层与泄漏阻挡层之间的界面控制层。界面控制层可以包括比基于氧化铪的电介质层具有更高的电负性的材料。四方氧化铪层和四方晶种层可以彼此直接接触。掺杂层可以设置在四方晶种层内或嵌入四方晶种层中。掺杂层可以设置在四方氧化铪内或嵌入四方氧化铪中。基于氧化铪的电介质层可以包括多个四方氧化铪层、多个四方晶种层以及至少一个直接接触界面，在该直接接触界面处四方氧化铪层和四方晶种层直接接触，以及掺杂层可以设置在一个或更多个四方晶种层或者一个或更多个四方氧化铪层中或嵌入其中。根据一个实施例，一种用于制造电容器的方法可以包括：形成第一电极；在第一电极上形成电介质层叠层，该电介质层叠层包括初始氧化铪层和具有嵌入其中的掺杂层的晶种层；在电介质层叠层上形成热源层，以将初始氧化铪晶化为四方氧化铪；在热源层上形成第二电极。根据一个实施例，一种用于形成氧化铪的方法可以包括：在衬底之上形成掺杂层，晶种层和初始氧化铪的叠层；在叠层上形成热源层，以将初始氧化铪晶化为四方氧化铪。根据以下结合附图的详细描述，本专利技术的这些特征和其他特征以及优点对于本专利技术所属领域的技术人员而言将变得显而易见。附图说明图1是示出根据本专利技术实施例的半导体器件的截面图。图2A是示出根据本专利技术实施例的半导体器件的截面图。图2B是示出晶种层的详细示图。图2C是示出根据变型示例的晶种层的详细示图。图3是示出根据图2A的变型示例的电容器的截面图。图4A至图13B是示出根据各种变型示例的电容器的截面图。图14A和图14B是示出用于形成电容器的方法的截面图。图15A和图15B是示出用于形成电容器的另一种方法的截面图。图16A和图16B是示出用于形成电容器的另一种方法的截面图。图17A和图17B是示出用于形成图14A至图16B所示的晶种层的方法的流程图。图18A是示出用于形成图14A至图16B中所示的初始氧化铪层的方法的流程图。图18B是示出用于形成图14A至图16B中所示的晶种层和初始氧化铪层的叠层的方法的流程图。图19A和图19B是示出根据变型示例的用于使初始氧化铪层晶化的方法的截面图。图20A至图20C是示出存储单元的示图。图21A至图21F是示出存储单元的电容器的应用示例的示图。具体实施方式可以参考作为本专利技术的理想示意图的截面图、平面图和框图来描述本文中所述的各种实施例。因此，可以通过制造技术和/或公差来修改附图的结构。本专利技术的实施例不限于附图中所示的特定结构，而是包括可以根据制造工艺而产生的结构的任何改变。因此，在附图中示出的区域具有示意属性，并且在附图中示出的区域的形状旨在示出元件的区域的特定结构，而不是旨在限制本专利技术的范围。通常，具有四方晶体结构的氧化铪(在下文中，简称为“四方氧化铪”)具有约60或更高的高介电常数和约6eV的高带隙。四方氧化铪比四方氧化锆具有更高的介电常数。根据传统工艺，为了形成四方氧化铪，可以沉积初始氧化铪，然后可以执行在约900℃或更高的高温下的高温晶化退火工艺。然而，相邻的结构可能会通过高温晶化退火工艺而被劣化。在下文中，本专利技术的各个实施例针对在不执行高温晶化退火工艺的情况下形成四方氧化铪的方法。已经认识到，通常使用单层的氧化铪难以形成纯四方氧化铪。为此，根据本专利技术的实施例的本文中所述的方法包括使用晶种层作为晶化促进层来在低温下形成纯四方氧化铪。已经发现，可以根据采用晶种层、掺杂层和热源层的方法而容易地形成四方氧化铪。可以在低温下形成四方氧化铪。例如，低温可以是500℃或更低。图1是示出根据本专利技术实施例的半导体器件100的截面图。参考图1，半导体器件100可以包括电介质层叠层DE和热源层TS。热源层TS可以形成在电介质层叠层DE上。电介质层叠层DE可以包括当其经受低温热处理时晶化为四方晶体结构的材料。可以在500℃或更低的低温下提供低温热处理。低温热处理不涉及高温晶化退火工艺。电介质层叠层DE可以包括多层材料、层压材料、互混材料或其组合。电介质层叠层DE可以包括至少一种高k材料。在一个实施例中，高k材料可以指具有比氧化硅高的介电常数(比约3.6大)的材料。在一个实施例中，高k材料可以指具有比氮化硅高的介电常数(比约7.0大)的材料。电介质层叠层DE可以包括高k材料和超高k材料。超高k材料可以具有比高k材料高的介电常数。在本实施例中，电介质层叠层DE可以包括其中层叠有晶种层HK和超高k层UHK的至少一个叠层。晶种层HK可以包括高k材料，并且超高k层UHK可以包括具有比晶种层HK高的介电常数的材料。在一个实施例中，晶种层HK可以具有大约40或更高的介电常数，并且超高k层UHK可以具有大约60或更高的介电常数，其中超高k层UHK的介电常数高于晶种层HK的介电常数。晶种层HK和超高k层UHK中的每个可以具有四方晶体结构。晶种层HK可以用作用于超高k层UHK的四方晶化的晶种材料。在特定实施例中，晶种层HK可以由四方氧化锆(ZrO2)形成，并且超高k层UHK可以由四方氧化铪(HfO2)形成。晶种层HK和超高k层UHK可以通过原子层沉积(ALD)形成。电介质层叠层DE还可以包括至少一个泄漏阻挡层LBK。泄漏阻挡层LBK可以用于抑制电介质层叠层DE的泄漏电流。泄漏阻挡层LBK可以包括高带隙材料本文档来自技高网...

【技术保护点】
1.一种制造电容器的方法，包括：/n形成第一电极；/n在所述第一电极上形成电介质层叠层，所述电介质层叠层包括初始氧化铪层和具有嵌入其中的掺杂层的晶种层；/n在所述电介质层叠层上形成热源层，以将初始氧化铪晶化为四方氧化铪；以及/n在所述热源层上形成第二电极。/n

【技术特征摘要】
20190417 KR 10-2019-00451021.一种制造电容器的方法，包括：
形成第一电极；
在所述第一电极上形成电介质层叠层，所述电介质层叠层包括初始氧化铪层和具有嵌入其中的掺杂层的晶种层；
在所述电介质层叠层上形成热源层，以将初始氧化铪晶化为四方氧化铪；以及
在所述热源层上形成第二电极。


2.根据权利要求1所述的方法，其中，形成所述电介质层叠层的步骤包括：
在所述第一电极上形成具有嵌入其中的所述掺杂层的所述晶种层；以及
在所述晶种层上形成所述初始氧化铪。


3.根据权利要求1所述的方法，其中，形成所述电介质层叠层的步骤包括：
在所述第一电极上形成所述初始氧化铪；以及
在所述初始氧化铪上形成具有嵌入其中的掺杂层的晶种层。


4.根据权利要求1所述的方法，其中，形成所述电介质层叠层的步骤包括：在两个初始氧化铪层之间形成具有嵌入其中的单个掺杂层的所述晶种层。


5.根据权利要求1所述的方法，其中，形成所述电介质层叠层的步骤包括：在各自具有嵌入其中的所述掺杂层的两个晶种层之间形成单个初始氧化铪层。


6.根据权利要求1所述的方法，其中，具有嵌入其中的所述掺杂层的所述晶种层包括具有掺杂铝的四方晶体结构的氧化锆。


7.根据权利要求1所述的方法，其中，所述四方氧化铪具有纯四方晶体结构。


8.根据权利要求1所述的方法，其中，通过原子层沉积ALD来执行所述电介质层叠层的形成。


9.根据权利要求1所述的方法，其中，在300℃至500℃的温度下执行所述热源层的形成。


10.根据权利要求1所述的方法，还包括：在形成所述热源层之前，
在所述电介质层叠层上形成泄漏阻挡层；以及
在所述泄漏阻挡层上形成界面控制层。


11.一种用于形成氧化铪的方法，包括：
在衬底之上形成掺杂层、晶种层和初始氧化铪的叠层；以及
在所述叠层上形成热源层，以将所述初始氧化铪晶化为四方氧化铪。


12.根据权利要求11所述的方法，其中，形成所述掺杂层、所述晶种层和所述初始氧化铪的叠层的步骤包括：
在所述衬底上形成所述晶种层，使得所述掺杂层被设置或嵌入在所述晶种层中；以及
在所述晶种层上形成所述初始氧化铪。


13.根据权利要求11所述的方法，其中，形成所述晶种层和所述初始氧化铪的叠层的步骤包括：
在所述衬底上形成所述初始氧化铪；以及
在所述初始氧化铪上形成所述晶种层，使得所述掺杂层被设置或嵌入在所述晶种层中。


14.根据权利要求11所述的方法，其中，形成所述晶种层和所述初始氧化铪的叠层的步骤包括：在两个初始氧化铪层之间形成单个晶种层，
其中，所述掺杂层被设置或嵌入在所述晶种层中。


15.根据权利要求11所述的方法，其中，形成所述晶种层和所述初始氧化铪的叠层的步骤包括：在两个晶种层之间形成单个初始氧化铪层，
其中，所述掺杂层被设置或嵌入在所述两个晶种层的至少一个晶种层中。


16.根据权利要求11所述的方法，其中，所述晶种层包括四方氧化锆，并且所述掺杂层被设置或嵌入并形成在所述四方氧化锆中。


17.根据权利要求11所述的方法，其中，四方氧化锆具有纯四方晶体结构。


18.根据权利要求11所述的方法，其中，通过原子层沉积ALD来执行所述掺杂层、所述晶种层和所述初始氧化铪的叠层的形成。


19.根据权利要求11所述的方法，其中，在300℃至500℃的温度下执行所述热源层的形成。


20.根据权利要求11所述的方法，还包括在形成所述热源层之前：
在所述叠层上形成泄漏阻挡层；以及
在所述泄漏阻挡层上形成界面控制层。


21.一种半导体器件，其至少包括基于氧化铪的电介质层，
其中，所述基于氧化铪的电介质层包括：
四方氧化铪层；
四方晶种层；以及
掺杂层。


22.根据权利要求21所述的半导体器件，还包括形成在所述基于氧化铪的电介质层上的泄漏阻挡层。


23.根据权利要求22所述的半导体器件，其中，所述泄漏阻挡层包括比所述四方氧化铪层和所述四方晶种层具有更低的介电常数和更高的带隙的材料。


24.根据权利要求22所述的半导体器件，其中，所述泄漏阻挡层包括含铝材料或含铍材料。


25.根据权利要求22所述的半导体器件，其中，所述泄漏阻挡层具有比所述四方氧化铪层和所述四方晶种层小的厚度。


26.根据权利要求22所述的半导体器件，还包括：
热源层，其形成在所述泄漏阻挡层之上；以及
界面控制层，其形成在所述热源层与所述泄漏阻挡层之间。


27.根据权利要求26所述的半导体器件，其中，所述热源层包括导电材料。


28.根据权利要求26所述的半导体器件，其中，所述界面控制层包括比所述基于氧化铪的电介质层具有更高的电负性的材料。


29.根据权利要求26所述的半导体器件，其中，所述界面控制层包括氧化钛、氧化钽、氧化铌、氧化铝、氧化硅、氧化锡、氧化锗、二氧化钼、三氧化钼、氧化铱、氧化钌、氧化镍或其组合。<...

【专利技术属性】
技术研发人员：姜世勋，金有珍，吉德信，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR