【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用本申请要求于2019年4月17日在韩国知识产权局提交的申请号为10-2019-0045102的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的各种实施例总体上涉及一种半导体器件，并且更具体地，涉及一种包括电介质层叠层(dielectriclayerstack)的半导体器件及其制造方法。
技术介绍
近年来，对改进的、更高集成度的半导体存储器件的需求加速了，需要不断减小存储单元面积和操作电压。为了满足这些需求，广泛的研究集中在开发具有高电容和低泄漏电流的高k材料。氧化锆(ZrO2)是广泛用作电容器的电介质层的高k材料的示例。然而，氧化锆在增大电容方面具有局限性。因此，需要新的改进的解决方案。
技术实现思路
本专利技术的各个实施例针对具有高介电常数和低泄漏电流的电介质层叠层，以及用于形成电介质层叠层的方法。本专利技术的各个实施例针对包括具有高介电常数和低泄漏电流的电介质层叠层的半导体器件，以及用于制造该半导体器件的方法。
【技术保护点】
1.一种制造电容器的方法，包括：/n形成第一电极；/n在所述第一电极上形成电介质层叠层，所述电介质层叠层包括初始氧化铪层和具有嵌入其中的掺杂层的晶种层；/n在所述电介质层叠层上形成热源层，以将初始氧化铪晶化为四方氧化铪；以及/n在所述热源层上形成第二电极。/n
【技术特征摘要】
20190417 KR 10-2019-00451021.一种制造电容器的方法，包括：
形成第一电极；
在所述第一电极上形成电介质层叠层，所述电介质层叠层包括初始氧化铪层和具有嵌入其中的掺杂层的晶种层；
在所述电介质层叠层上形成热源层，以将初始氧化铪晶化为四方氧化铪；以及
在所述热源层上形成第二电极。
2.根据权利要求1所述的方法，其中，形成所述电介质层叠层的步骤包括：
在所述第一电极上形成具有嵌入其中的所述掺杂层的所述晶种层；以及
在所述晶种层上形成所述初始氧化铪。
3.根据权利要求1所述的方法，其中，形成所述电介质层叠层的步骤包括：
在所述第一电极上形成所述初始氧化铪；以及
在所述初始氧化铪上形成具有嵌入其中的掺杂层的晶种层。
4.根据权利要求1所述的方法，其中，形成所述电介质层叠层的步骤包括：在两个初始氧化铪层之间形成具有嵌入其中的单个掺杂层的所述晶种层。
5.根据权利要求1所述的方法，其中，形成所述电介质层叠层的步骤包括：在各自具有嵌入其中的所述掺杂层的两个晶种层之间形成单个初始氧化铪层。
6.根据权利要求1所述的方法，其中，具有嵌入其中的所述掺杂层的所述晶种层包括具有掺杂铝的四方晶体结构的氧化锆。
7.根据权利要求1所述的方法，其中，所述四方氧化铪具有纯四方晶体结构。
8.根据权利要求1所述的方法，其中，通过原子层沉积ALD来执行所述电介质层叠层的形成。
9.根据权利要求1所述的方法，其中，在300℃至500℃的温度下执行所述热源层的形成。
10.根据权利要求1所述的方法，还包括：在形成所述热源层之前，
在所述电介质层叠层上形成泄漏阻挡层；以及
在所述泄漏阻挡层上形成界面控制层。
11.一种用于形成氧化铪的方法，包括：
在衬底之上形成掺杂层、晶种层和初始氧化铪的叠层；以及
在所述叠层上形成热源层，以将所述初始氧化铪晶化为四方氧化铪。
12.根据权利要求11所述的方法，其中，形成所述掺杂层、所述晶种层和所述初始氧化铪的叠层的步骤包括：
在所述衬底上形成所述晶种层，使得所述掺杂层被设置或嵌入在所述晶种层中；以及
在所述晶种层上形成所述初始氧化铪。
13.根据权利要求11所述的方法，其中，形成所述晶种层和所述初始氧化铪的叠层的步骤包括：
在所述衬底上形成所述初始氧化铪；以及
在所述初始氧化铪上形成所述晶种层，使得所述掺杂层被设置或嵌入在所述晶种层中。
14.根据权利要求11所述的方法，其中，形成所述晶种层和所述初始氧化铪的叠层的步骤包括：在两个初始氧化铪层之间形成单个晶种层，
其中，所述掺杂层被设置或嵌入在所述晶种层中。
15.根据权利要求11所述的方法，其中，形成所述晶种层和所述初始氧化铪的叠层的步骤包括：在两个晶种层之间形成单个初始氧化铪层，
其中，所述掺杂层被设置或嵌入在所述两个晶种层的至少一个晶种层中。
16.根据权利要求11所述的方法，其中，所述晶种层包括四方氧化锆，并且所述掺杂层被设置或嵌入并形成在所述四方氧化锆中。
17.根据权利要求11所述的方法，其中，四方氧化锆具有纯四方晶体结构。
18.根据权利要求11所述的方法，其中，通过原子层沉积ALD来执行所述掺杂层、所述晶种层和所述初始氧化铪的叠层的形成。
19.根据权利要求11所述的方法，其中，在300℃至500℃的温度下执行所述热源层的形成。
20.根据权利要求11所述的方法，还包括在形成所述热源层之前：
在所述叠层上形成泄漏阻挡层；以及
在所述泄漏阻挡层上形成界面控制层。
21.一种半导体器件，其至少包括基于氧化铪的电介质层，
其中，所述基于氧化铪的电介质层包括：
四方氧化铪层；
四方晶种层；以及
掺杂层。
22.根据权利要求21所述的半导体器件，还包括形成在所述基于氧化铪的电介质层上的泄漏阻挡层。
23.根据权利要求22所述的半导体器件，其中，所述泄漏阻挡层包括比所述四方氧化铪层和所述四方晶种层具有更低的介电常数和更高的带隙的材料。
24.根据权利要求22所述的半导体器件，其中，所述泄漏阻挡层包括含铝材料或含铍材料。
25.根据权利要求22所述的半导体器件，其中，所述泄漏阻挡层具有比所述四方氧化铪层和所述四方晶种层小的厚度。
26.根据权利要求22所述的半导体器件，还包括：
热源层，其形成在所述泄漏阻挡层之上；以及
界面控制层，其形成在所述热源层与所述泄漏阻挡层之间。
27.根据权利要求26所述的半导体器件，其中，所述热源层包括导电材料。
28.根据权利要求26所述的半导体器件，其中，所述界面控制层包括比所述基于氧化铪的电介质层具有更高的电负性的材料。
29.根据权利要求26所述的半导体器件，其中，所述界面控制层包括氧化钛、氧化钽、氧化铌、氧化铝、氧化硅、氧化锡、氧化锗、二氧化钼、三氧化钼、氧化铱、氧化钌、氧化镍或其组合。<...
【专利技术属性】
技术研发人员：姜世勋，金有珍，吉德信，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。