本发明专利技术提供了一种半导体装置，包括基板以及导通结构。基板具有第一导电类型。基板包括第一隔离区、第一注入区及第二注入区。第一隔离区设置于基板的周围。第一注入区具有第一导电类型。第二注入区具有第二导电类型，第二导电类型与第一导电类型相反。导通结构设置于基板上，且至少部分导通结构位于第一隔离区之上。本发明专利技术能有效降低半导体装置中的寄生电容，并改善线路的电阻电容延迟。
【技术实现步骤摘要】
半导体装置
本专利技术实施例是有关于一种半导体装置，且特别有关于一种绝缘层上半导体(semiconductoroninsulator,SOI)装置。
技术介绍
半导体装置可被广泛地使用于各种应用中。举例而言，半导体装置可被用来作为作成整流器、振荡器、发光器、放大器、测光器等。随着科技的进步，半导体产业遂发展出一种绝缘层上半导体(semiconductoroninsulator,SOI)装置，其具有较易提升时脉，并减少电流漏电成为省电的集成电路(integratedcircuit,IC)，在工艺上可省略部分掩膜以节省成本等优势。然而，现有的绝缘层上半导体装置并非在各方面皆令人满意。举例而言，半导体装置中位于主动区上的多晶硅连接，可能产生额外的寄生电容(parasiticcapacitance)，因而造成集成电路在线路上的电阻电容延迟(RCdelay)。
技术实现思路
本专利技术实施例包括一种半导体装置。半导体装置包括基板以及导通结构。基板具有第一导电类型。基板包括第一隔离区、第一注入区及第二注入区。第一隔离区设置于基板的周围。第一注入区具有第一导电类型。第二注入区具有第二导电类型，第二导电类型与第一导电类型相反。导通结构设置于基板上，且至少部分导通结构位于第一隔离区之上。本专利技术实施例亦包括一种半导体装置。半导体装置包括基板以及导通结构。基板包括第一隔离区、第二隔离区、第一注入区及第二注入区。第一隔离区设置于基板的周围。第二隔离区设置于第一隔离区所围绕的区域的内部并与第一隔离区分离。第一注入区相邻于第二隔离区。第二注入区相邻于第二隔离区与第一注入区。导通结构设置于基板上，且至少部分导通结构位于第一隔离区与第二隔离区之上。本专利技术实施例提供了一种半导体装置，在该装置中部分导通结构设置于隔离区之上，能有效降低半导体装置中的寄生电容，并改善线路的电阻电容延迟(RCdelay)。附图说明以下将配合所附图式详述本专利技术实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本专利技术实施例的技术特征。图1为根据本专利技术一实施例的半导体装置的部分俯视图。图2为图1的线A-A所切的半导体装置的部分剖面图。图3为图1的线B-B所切的半导体装置的部分剖面图。图4为根据本专利技术另一实施例的半导体装置的部分俯视图。图5为根据本专利技术一实施例的半导体装置的部分俯视图。图6为图5的线C-C所切的半导体装置的部分剖面图。图7为图5的线D-D所切的半导体装置的部分剖面图。图8为根据本专利技术另一实施例的半导体装置的部分俯视图。附图标号：100、101、102、103～半导体装置10～基板11～第一注入区21～第二注入区211～第一电极213～第二电极31～第一隔离区33～第二隔离区40、45、47、49～导通结构40-1、45-1、47-1、49-1～第一子区40-2、45-2、47-2、49-2～第二子区41～介电层43～导电层51～接点A-A、B-B、C-C、D-D～剖面线具体实施方式以下的揭露内容提供许多不同的实施例或范例以实施本案的不同特征。以下的揭露内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本专利技术实施例叙述了一第一特征部件形成于一第二特征部件之上或上方，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有附加特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。应理解的是，额外的操作步骤可实施于所述方法之前、之间或之后，且在所述方法的其他实施例中，部分的操作步骤可被取代或省略。此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“在…上方”、“上方”、“较高的”及类似的用词，这些空间相关用词是为了便于描述图示中一个(些)元件或特征部件与另一个(些)元件或特征部件之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇揭露所属的本领域技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本专利技术的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本专利技术实施例有特别定义。以下所揭露的不同实施例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。在本专利技术实施例的半导体装置中，多个电极(例如，源极/漏极、基极)可通过导通结构(包含导电层与介电层)彼此分离，且部分导通结构设置于隔离区(例如，深沟槽隔离(deeptrenchisolation,DTI)结构)之上，藉此有效降低寄生电容(parasiticcapacitance)并改善线路的电阻电容延迟(RCdelay)。以下将参考图式所示的实施例进行说明。图1为根据本专利技术一实施例的半导体装置100的部分俯视图。图2为图1的线A-A所切的半导体装置100的部分剖面图。图3为图1的线B-B所切的半导体装置100的部分剖面图。要注意的是，为了更清楚显示本专利技术实施例的特征，图1至图3中可能省略部分元件。参照图1至图3，本专利技术实施例的半导体装置100包括基板10。在一些实施例中，基板100为硅基板，但本专利技术实施例并非以此为限。举例而言，在一些其他的实施例中，基板10可包括一些其他的元素半导体(例如，锗)基板。基板10亦可包括化合物半导体(例如，碳化硅、砷化镓、砷化铟或磷化铟)基板。基板10亦可包括合金半导体(例如，硅化锗、碳化硅锗(silicongermaniumcarbide)、磷砷化镓(galliumarsenicphosphide)或磷化铟镓(galliumindiumphosphide))基板。在一些实施例中，基板10可包括绝缘层上半导体(semiconductoroninsulator,SOI)基板(例如，绝缘层上硅基板或绝缘层上锗基板)，前述绝缘层上半导体基板可包括底板、设置于前述底板上的埋藏氧化层以及设置于前述埋藏氧化层上的半导体层。在一些实施例中，基板10可包括单晶基板、多层基板(multi-layersubstrate)、梯度基板(gradientsubstrate)、其他适当的基板或前述的组合。在本实施例中，基板10可具有第一导电类型，举例来说，第一导电类型为P型，其可包括如硼、铝、镓、铟、铊的P型掺质。在一些实施例中，基板10的本文档来自技高网...
【技术保护点】
1.一种半导体装置，其特征在于，包括：/n一基板，具有一第一导电类型，该基板包括：/n一第一隔离区，设置于该基板的周围；/n一第一注入区，具有该第一导电类型；及/n一第二注入区，具有一第二导电类型，该第二导电类型与该第一导电类型相反；以及/n一导通结构，设置于该基板上，且至少部分该导通结构位于该第一隔离区之上。/n
【技术特征摘要】
1.一种半导体装置，其特征在于，包括：
一基板，具有一第一导电类型，该基板包括：
一第一隔离区，设置于该基板的周围；
一第一注入区，具有该第一导电类型；及
一第二注入区，具有一第二导电类型，该第二导电类型与该第一导电类型相反；以及
一导通结构，设置于该基板上，且至少部分该导通结构位于该第一隔离区之上。
2.如权利要求1所述的半导体装置，其特征在于，该第一隔离区为一深沟槽隔离结构。
3.如权利要求2所述的半导体装置，其特征在于，该导通结构包括：
一介电层；及
一导电层，设置于该介电层上。
4.如权利要求3所述的半导体装置，其特征在于，该导电层为一多晶硅层。
5.如权利要求3所述的半导体装置，其特征在于，该第二注入区通过该导通结构被区分为一第一电极与一第二电极。
6.如权利要求5所述的半导体装置，其特征在于，该导通结构被分为一第一子区及一第二子区，且该第二注入区被该第二子区区分为该第一电极与该第二电极。
7.如权利要求6所述的半导体装置，其特征在于，该第一子区设置于该第一注入区与该第二注入区的交界处之上。
8.如权利要求7所述的半导体装置，其特征在于，该第一注入区与该第二注入区形成一L形结构。
9.如权利要求6所述的半导体装置，其特征在于，该第一子区与该第二子区彼此相连。
10.如权利要求9所述的半导体装置，其特征在于，该第一子区与该第二子区呈交叉形或T形。
11.如权利要求6所述的半导体装置，其特征在于，该第一子区与该第二子区彼此分离。
12.如权利要求11所述的半导体装置，其特征在于，该基板更包...
【专利技术属性】
技术研发人员：温文华，刘家慎，陈文钟，林崇荣，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。